流水线CPU设计文档.docxVIP

流水线 CPU设计文档 张路 一、设计结构图： NextPC Clk PC Decoder I I F D 0 / / Imem I Reg32 BusB E D X Ext9  E E Mux MULT X X Mux Mux / DMemt / M M Mux E E Mux ALU Ex: RegW RegSrc Rd Mem:RegW RegSrc Rd  Forward 二、设计概要： 该处理器采用 5 级流水线技术，在处理器中，指令的处理分 5 阶段完成：取指、译码、执行、访存、写回。每阶段与前一阶段采用寄存器组暂存指令数据信息和控制信号， 完成对指令的流水化处理。 1、 取指阶段： NextPC  PC Imem  I F / I D 通过 PC寄存器中的值在 IMem 中取出指令，送入 IF/ID 寄存器中。 2、 译码阶段 BranOp ASRSrcMemWr RegSrc RegW Decoder BSrc Mult ASrc Label ALUOP I F WE DataIn / W1 BusA I R1 Reg32 BusB R2 D R3 BusC Clk Imm9 Ext9 Imm32 Reset Rd Clk  I D 0 / E X Imm32 Clk BSrc Asrc RS1 RS2 RD 译码