数字逻辑与计算机组成原理：第三章 存储器系统（1）.pptVIP

* A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … D 1 1 1 1 1 0 1 0 0 0 1 ② 三管动态 RAM 芯片 (Intel 1103) 写 读 写 控 制 电 路 … 2．DRAM芯片举例 内部结构 1M×4位的DRAM芯片 存储元组织成4个1024×1024的矩阵，也即四个位平面。 2．DRAM芯片举例 外特性 1M×4位的DRAM芯片 地址信息由10根地址线分两次传送：先送10位行地址，由RAS打入到行地址锁存器；再送10根列地址线，由CAS信号打入到列地址锁存器 DRAM芯片与SRAM芯片比较 与SRAM芯片相比，DRAM具有以下不同的特点： （1）行列地址分时输入 （2）增加了刷新控制电路 没有读写的存储元要定期刷新，而且要按行刷新。 刷新操作与读/写操作是交替进行的。 通过2选1多路开关来提供刷新行地址或正常读/写的行地址。 3．动态存储器的刷新方式 DRAM的存储元需要定期刷新，两次刷新的最大间隔时间称为刷新周期。 不同的DRAM芯片的刷新周期不同，一般为2ms、8ms或16ms。 3．动态存储器的刷新方式 集中刷新方式 分散刷新方式 3．动态存储器的刷新方式 (1) 集中式刷新方式 集中式刷新是指在一个刷新周期内，利用一段固定时间依次对所有行逐一刷新。 在此段时间内，CPU对DRAM的读／写操作停止，这样产生了访问DRAM的“死区”，从而影响了存储系统的效率。 (1) 集中式刷新方式 周期序号 地址序号 t c 0 1 2 3871 3872 0 1 t c t c t c t c 3999 V W 0 1 127 读 / 写或维持 刷新 读 / 写或维持 3872 个存储周期 （ 1936 ） 128 个存储周期 （ 64 ） 刷新周期 （ 2m s ） 刷新序号 ???? ??? μ s μ s t c X t c Y ? ? ? ? ? ? ?(2)分散式刷新方式（存取周期为1 ?s ） 分散式刷新是将对存储元矩阵各行的刷新均匀地分散到一个刷新周期内完成。 相邻两行的刷新间隔＝刷新周期/矩阵行数 与集中式刷新相比，“死区”时间缩短，适用于高速存储系统。 tC = tM + tR 读写 刷新 无 “死区” (存取周期为 0.5 ?s + 0.5 ?s ) 以 128 ×128 矩阵为例 W/R REF 0 W/R t R t M t C REF 126 REF 127 REF W/R W/R W/R W/R 刷新间隔 128 个存取周期 … ?(2)分散式刷新方式（存取周期为1 ?s ） 假设128×128矩阵的DRAM芯片，存储周期tc为0.5μs，刷新周期为2ms，进行分散式刷新，其刷新时间分配如图3-18所示，其中W/R表示读/写或维持，REF表示刷新。由于2ms/128 15.6μs，所以每隔15.6μs刷新一行。这种方式充分地利用了2ms时间，与集中式刷新相比，一次刷新的“死区”时间缩短为0.5μs，适用于高速存储系统。 W/R ???? t c 0.5 μS W/R W/R W/R REF ???? W/R W/R W/R W/R REF 0.5 μS t c 0.5 μS 15.6μS 15.6μS ?(3)异步刷新方式 异步刷新是前两种方式的折中。仍以（2）中的情况为例，只要每隔2ms除以128即15.6μs刷新一行，而每行刷新的时间仍为0.5μs，如下图所示。这样，刷新一行只停止一个存取周期，而对于每行来说，刷新间隔时间仍为2ms，而“死时间”缩短为0.5μs W/R ???? t c 0.5 μS W/R W/R W/R REF ???? W/R W/R W/R W/R REF 0.5 μS t c 0.5 μS 15.6μS 15.6μS 若将DRAM的刷新安排在CPU对指令的译码阶段（这个阶段CPU不访问存储器），则异步刷新方式既克服了分散刷新中独占0.5μs用于刷新而使存取周期加长，降低系统速度的缺点，又不会出现集中刷新中的访存“死区问题”，从根本上提高了整机的工作效率，所以是一种常用的刷新方式。 4．动态存储器的读/写周期 （1）DRAM的读周期 当行地址到来时由RAS信号打入行地址锁存器，当列地址到来时由CAS信号打入到列地址锁存器。 （2）DRAM的写周期 行列地址锁存并译码后，发出写(R/W=0)命令。数据线上应有需写入的数据。 5．DRAM的发展 (1)快页式(Fast