数字后的端简要流程.ppt

数字后端简要流程 HDL代码 逻辑综合 布局布线 形式验证  综合的定义 逻辑综合:决定设计电路逻辑门之间的相互连接 逻辑综合的目的:决定电路门级结构,寻求时序、面积和功耗的平衡 增强电路的测试性 逻辑综合的过程( constraint driven) Synthesis= Translation Logic Optimization Mapping 首先,综合工具分析HDL代码,用一种模型( GTECH),对HDL 进行映射,这个模型是与技术库无关的,也不包含Tmng和Load信息 然后,在设计者的控制下,对这个模型进行逻辑优化 最后一步,进行逻辑映射和门级优化,将逻辑根据约束,映射为 专门的技术目标单元库( target cell library)中的ce,形成了综合后 的网表。  综合环境初始化 初始化设计环境,技术库文件及其它设计环境设置 search_ path:指明文件的位置 target library:既技术库,由生产厂家提供,该库中的ce‖ls,用于逻 辑映射。 Target library的文件名应包含在 Link library的文件清单中 用于读取门级网表。 link_ library:该库中的cll,DC无法进行映射,例如:RAM,ROM 及Pad,在RTL设计中,这些cel以实例化的方式引用 symbo