最新VHDL语法格式.docxVIP

上篇基础元素 目录： 数据类型 数据对象 运算符 语句 基本程序结构 电路描述方式 数据类型 预定义类型 bit bit_victor integer std」o gic std_logic_victor 自定义类型 枚举类型 type新数据类型is (元素1,元素2,...) 例 定义 type state_type is (s1, s2, s3. s4); -- 定 义一个新类型 state_type 弓丨用 signal state : state_type; -- 定义一个信 号 state，类型为 state_type 数组类型 type数组is array (范围)of数据类型； 例 定义 type byte is array (7 downto 0) of bit; --定义一个8bit的数组 type word is array (31 downto 0) of bit; --定义一个32bit的数组 数据对象 端口 | 声明 端口 ： in | out 数据类型； --端口在特性 VHDL 语法格式 1 VHDL VHDL 语法格式 PAGE # VHDL VHDL 语法格式 PAGE # 上等同于信号，但赋值在 entity的port中 赋值端口 信号 声明 赋值信号 变量| 声明 赋值变量 常数I 声明 = 表达式； signal信号：数据类型； = 表达式； varable 变量：数据类型； :=表达式； 常数：数据类型:=数值; 算术运算 并置运算 关系运算 逻辑运算 运算符 + - * =,/=, , =, , = and, or, not, nand, nor, xor, xnor 并行语句 ⑴信号赋值语句 简单信号赋值语句 选择信号赋值语句 值1, 值2, 语句 信号 =表达式； with 选择表达式 select 信号 = 表达式1 when 选择 表达式2 when 选择 表达式 n when others; 条件信号赋值语句 系式1 else 系式2 else else ⑵过程调用语句 ⑶函数调用语句 ⑷元件例化语句 元件声明 --将一个实体声明为元件 元件引用 按位置引用 端口 1,连接端口 2,…）; 按名称引用 信号 =表达式1 when 条件关 表达式2 when条件关 表达式n when 条件n 表达式; 过程（实参）; 信号 =函数（实参）; component 元 件实体 port （端口声明）; end component; 标号：元件实体 port map （连接 标号：元件实体 port map （元件 端口 1 =连接端口 1,元件端口 2 =连接端口 2,...）; ⑸生成语句 格式1 [标号:]for循环变量in取值范 围 generate 声明语句， begin 并行语句, end generate [ 标号]; 取值范围：表达式to表达式； --递增方式，如1 to 5 表达式 downto 表 达式； --递减方式，如 5 downto 1 格式2 ［标号:］if条件关系式generate 声明语句； begin 并行语句, end generate ［ 标号］, ⑹ 块语句 块标号：block ［（保护条件）］ 接口声明； 类属声明； begin 并行语句； --被保护 的变量前需加上保留字 guarded 带保护的块语句举例： end block 块标号； entity latch is port( d, clk : in bit; q, qb : out bit )； 丿； end latch; achetectire latch_guard of latch is begin b1 : block(clk = 1 ) 7 ns; ⑺进程语句 变量，信号 begin q = guarded d after 5 ns; qb = guarded not(d) after end block b1; end latch_guard [标号:]process (敏感信号) [声明语句;] --常量， begin 顺序语句; end process [ 标号:]; if条件关系式 if条件关系式then 顺序语句; end if; if条件关系式then 顺序语句; 格式2: 顺序语句 ⑴赋值语句--在进程中 信号 =表达式； 变量:=表达式； ⑵流程控制语句 if语句 格式1: else 顺序语句; end if; 格式3:if条件关系式1 格式3: 顺序语句; elsif条件关系式2 then 顺序语句; else else 顺序语句; end if; --case语句中，条件值有3种形 值n，值TO值 --最后一行的顺序语句若为 nul