电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展.pdfVIP

实 验 报 告 课程名称： 集成电路原理 实验名称： 集成电路版图识别与提取 小组成员： 实验地点： 科技实验大楼 606 实验时间： 2017 年 5 月 22 日 2017 年 5 月 22 日 微 电子与固体电子学院 一、实验名称：集成电路版图识别与提取 二、实验学时：4 三、实验原理 本实验重点放在版图识别、电路拓扑提取、 电路功能分析三大模块，实 验流程如下： 总体布局布 版 图 中 元 电路 拓 线观察 器件识别 扑提取 打 电路功能分析 复查 ，仿 印输出 真验证 四、实验目的 本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置 及其特点而设置，为 IC 设计性实验。其目的在于：  了解对塑封、陶瓷封装等不同封装形式的芯片解剖的方法及注意事 项。  学习并掌握集成电路版图的图形识别、电路拓扑结构提取。  能对提取得到的 电路进行功能分析、确定，并可运用 PSPICE 等 ICCAD 工具展开模拟仿真。 MICS @ UESTC 1 五、实验内容 1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输 出端及其对应的压焊点。 2、判定此 IC 采用 P 阱还是 N 阱工艺；进行版图中元器件的辨认，要求 分出 MOS 管、多晶硅电阻和 MOS 电容。 3、根据以上的判别依据，提取芯片上 图形所表示的电路连接拓扑结构； 复查，加以修正；完成电路的提取，并分析 电路功能，应用 Visio 或 Cadence 等软件对电路进行复原。 六、实验仪器设备 （1）工作站或微机终端 1 台 （2）芯片显微 图片 1 张 （3）版图编辑软件 1 套 七、实验步骤 实验所要提取的电路显微 图片如图 1 所示。 MICS @ UESTC 2 图 1 1、观察芯片布局明确 VDD 、GND、Vin1 、Vin2 、Vout 、Test 的压焊点。 2、根据 VDD 连接的有源区可以判断为 PMOS 管，根据比较环数推测出 此 IC 采用了 P 阱工艺。 3、确定 P 阱工艺后，从输入端开始逐 对元器件及其连线进行辨认。 从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又 无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后 的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定 是输入端起限流作用的 电阻。其中绿色圈标识有大片的多晶硅覆盖扩散区 MICS @ UESTC 3 的区域判断为 MOS 电容。 4、因已确定为 P 阱工艺，则阱和保护环内的器件为 NMOS 管，由图 1 可见，两输入管共源，且源与 P 阱相接，并与另一个 N 管的漏相接