一位全加全减器的实现.docxVIP

课程实验报告 课程名称： 数字电路与逻辑设计 专业班级：计实 1001 班 学 号： U201014488 姓 名：王宸敏 指导教师：唐九飞 周 次：第九周 同组人员：熊凯 报告日期： 2012年 4月 18日 计算机科学与技术学院 内容 A】 实验名称 一位全加 / 全减器的实现 实验目的 实验目的 掌握组合逻辑电路的功能测试 验证半加器和全加器的逻辑功能 学会二进制数的运算规律 三、 实验所用仪器和组件 四、实验设计方案及逻辑图首先根据真值表得到了其卡诺图如下所示： 四、 实验设计方案及逻辑图 首先根据真值表得到了其卡诺图如下所示： 1. 二输入四 “与非” 门 1 片， 型号为 74LS00 2. 三输入三 “与非” 门 1 片， 型号为 74LS10 3. 二输入四 “异或” 门 1 片， 型号为 74LS86 根据输入与输出写出全加 / 减法器的函数表达式，如下： 实现全加法器的表达式： M 0 时， S A B Cin CO AB ACin BC in AB ACin BCin 实现全减法器的表达式： M 1时， S A B C in C O AB AC C O AB ACin BCin AB ACin BCin 由表达式可知： S 采用异或的逻辑门而 Co则采用与非的逻辑门得到， 因此画出逻辑图如下： 五、 实验记录 输入 输出 A B Cin 加法 （ M=0） 减法 （ M=1） S Co S Co 0 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 六、 描述实验现象，并运用所学的知识进行分析、处理及讨论 在 m=0 时，在输入端输入三个电平时，输出实现了全加器的功能，即把三个输入当作 被加数、加数和低位的进位，同时两个输出分别表示了和与低位的进位。 在 m=1 时，在输入端输入三个电平时，输出实现了全减器的功能，即把三个输入当作 被减数、减数和低位的借位，同时两个输出分别表示了差与高位的借位。 因为电路的设计是根据真值表的结果得到的， 通过真值表画出卡诺图从而的到输出关于 输入的表达式，因此他所实现的功能正是我们所需要的全加器与全减器的功能，只不过是 通过逻辑门进行了处理，得到的是正确的值。 内容 C】 实验名称 舍入与检测电路的设计 实验目的 实验目的 掌握组合逻辑电路的功能测试 验证半加器和全加器的逻辑功能 学会二进制数的运算规律 三、 实验所用仪器和组件 六门反向器组件 1 片，型号为 74LS04 二输入四“与非”门组件 1 片，型号为 74LS00 三输入三“与非”门组件 1 片，型号为 74LS10 二输入四“异或”门组件 1 片，型号为 74LS86 四、 实验设计方案及逻辑图 根据题意，输入为 8421 码, F1 表示“四舍五入”电路的输出，其卡诺图如下： 由卡诺图可得到其函数表达式，并且经过化简如下： F1 B8 B4B2 B4B1 B8 B4B2 B4B1 因此，根据表达式可以设计电路图如下所示： 同理，可以容易分析得到卡诺图如下： 输出 F2 的表达式，如下： F2 B8 B 4 B2 B1 由表达式，得到逻辑电路如下： 五、 实验记录 B8 B4 B2 B1 F1 F2 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 d d 1 0 1 1 d d 1 1 0 0 d d 1 1 0 1 d d 1 1 1 0 d d 1 1 1 1 d d 六、 描述实验现象，并运用所学的知识进行分析、处理及讨论 1. 对于“四舍五入” 电路，当输入的 8421码小于等于 4 时，即 0000，0001，0010， 0011， 0100 这五种状态，显示灯不亮，表示输出为 0；当输入的 8421码大于等 于 5 时，即 0101， 0110， 0111， 1000， 1001 这五种状态，显示灯亮，表示输出 为 1. 2. 对于输入的 1的个数的电路， 当输入的 1的个数为奇数时， 即 0001，0010，0100， 0111，1000 这五种状态， 显示灯亮， 表示输出为 1；当输入的 1 的个数为偶数时， 即 0000， 0011， 0101， 0110， 1001 这五种状态，显示灯不亮，表示输出为 0. 当四个输出进入所对应的逻辑门电路后，根据之前的真值表、卡诺图及表达式，得 到了正确的输出状态，在这里逻辑门电