- 1、本文档共21页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
实验03:工程项目迁移及FPGA配置;一.实验原理;;;;1.2 硬件电路
;1.3 具体操作步骤; 2.创建ROM,RAM初始化文件并添加到工程中
(1)生成ROM,RAM初始化文件
(2)添加ROM,RAM文件到项目工程
3.生成JIC文件,间接对EPCS器件编程
(1)创建JIC文件
(2)下载JIC文件,对EPCS器件编程
4.恢复开发板出厂设置;1 工程项目迁移复制后的设置;1.将原设计工程目录,复制到其他工程目录,必要时可以修改工程目录的名称。;(3)打开NIOS II EDS软件
(4)切换工作空间到当前的新工程根目录;(5)在NIOS II EDS软件中将已有的软件工程先删除掉;(7)修改settings.bsp文件中第7行和第9行的内容为当前工程的相应位置;(8)clean当前工程、refresh两个工程
(9)创建新的BSP库文件工程,关联工程;2 创建ROM,RAM初始化文件并添加到工程中;(2)添加ROM,RAM文件到项目工程;3 生成JIC文件,间接对EPCS器件编程;1.在Quartus II工作界面,选择菜单栏上的【File】,选择【Convert Programming File】,启动文件转换对话框。;5.启动下载器,选中原.sof文件,单击【Delete】,删除原.sof文件。单击【Add file】,在对话框中,浏览选中生成的.jic文件。;4 恢复开发板出厂设置;注意事项: 1.实验前请预习本实验内容。 2.注意总结每一单元操作的作用,提高操作的熟练度。 3.文件,文件夹命名符合标准,工程文件夹各层不得含中文。 4.注意观察总结实验现象。实验拓展: 本例中,迁移工程文件夹的同时,如要求将原单个的LED灯,改为4位LED灯,总结在实验的基础上,要做哪些额外的修改。
文档评论(0)