组合逻辑电路学习的试题解答.docxVIP

（有些题答案 错了）自我检测题 1． 合 路任何 刻的 出信号，与 刻的 入信号 有关 ，与以前的 入 信号 无关 。 2．在 合 路中， 当 入信号改 状 ， 出端可能出 瞬 干 窄脉冲的 象称 争冒 。 3． 8 — 3 先 器 74LS148 的 先 序是 I7 、 I6、 I5、?、 I0 ， 出 Y2 Y1 Y0 。 入 出均 低 平有效。当 入 I7 I6 I5 ? I0 ， 出 Y2 Y1 Y0010 。 4．3 — 8 器 74HC138 于 状 ， 当 入 A2A1A0=001 ， 出 Y7 ~ Y0 = 。 5． 将公共数据上的数字信号按要求分配到不同 路中去的 路叫 数据分配器 。 6．根据需要 一路信号送到公共数据 上的 路叫 数据 器 。 7．一位数 比 器， 入信号 两个要比 的一位二 制数，用 、 表示， 出信 A B 号 比 果：( A＞ B) 、 ( A＝B) 和( A＜B) ， ( A＞B) 的 表达式 AB 。 Y Y Y Y 8．能完成两个一位二 制数相加，并考 到低位 位的器件称 全加器 。 9．多位加法器采用超前 位的目的是 化 路 构 × 。 （√，× ） 10． 合 路中的冒 是由于 引起的。 A． 路未达到最 B ． 路有多个 出 C． 路中的 延 D ． 型不同 11．用取 法消除两 与非 路中可能出 的冒 ，以下 法哪一种是正确并 先考 的 A．在 出 加正取 脉冲 B ．在 入 加正取 脉冲 C．在 出 加 取 脉冲 D ．在 入 加 取 脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A． 01→ 10 B ． 00→ 10 C ． 10→11 D．11→01 13．译码器 74HC138的使能端 E1 E 2 E3 取值为 时，处于允许译码状态。 A． 011 B ．100 C ．101 D ． 010 14．数据分配器和 有着相同的基本电路结构形式。 A．加法器 B ．编码器 C ．数据选择器 D ．译码器 15．在二进制译码器中，若输入有 4 位代码，则输出有 个信号。 A． 2 B ． 4 C． 8 D．16 16．比较两位二进制数 1 0 和 1 0，当 ＞ 时输出 =1，则 F 表达式是 A=AA B=BB A B F 。 A ．F A1B1 B ． F A1A0 B1 B0 C． F A1B1 A1 B1 A0 B0 D ．F A1B1 A0 B0 17．集成 4 位数值比较器 74LS85 级联输入 I 、I 、I A＞B 分别接 001，当输入二个相 A＜ B A=B 等的 4 位数据时，输出 FA＜ B、 FA=B、 FA＞ B 分别为 。 A．010 B ．001 C ． 100 D ． 011 18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。 A． 8 B ．9 C ． 10 D ． 11 19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码） ，需要 个异或 门。 A． 2 B ． 3 C ． 4 D ． 5 20．在图中，能实现函数 F AB BC 的电路为 。 （a） （ b） （c） 图 A．电路 （a） B ．电路（ b） C ．电路（ c） D ．都不是 习 题 1．分析图所示组合逻辑电路的功能，要求写出 与 - 或逻辑表达式，列出其真值表，并 说明电路的逻辑功能。 图 解： CO=AB+BC+AC S ABC （A B C）CO ABC （A B C）AB BC AC ABC （A B C）AB BC AC ABC AAB BC AC BAB BC AC CAB BC AC ABC AB BCC BAC AC CABBA ABC AB C AB C A BC 真值表 A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 电路功能：一位全加器， A、 B 为两个加数， C为来自低位的进位（似乎错了） ， S 是相加的和， CO是进位。 2．已知逻辑电路如图所示，试分析其逻辑功能。 图 解：（ 1）逻辑表达式 P1 ABC ， P BP BABC ， P AP A ABC ， P CP C ABC 2 1 3 1 4 1 F P2P3P4 B ABC A ABC C ABC B ABC A ABC C ABC ABC (A B C ) ( A B C)(A B C )