原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路课程设计
装 订 线题目
学 院 电子信息工程学院 专 业 学 号 姓 名
教 师
2014 年 6 月
9 日
利用 cpld 设计可调时数字钟
：
摘 要
本数字钟采用动态显示数字的方法，输入 512hz 的时钟信号，驱动显示位选信号产生，
位选信号以 85hz 从 0 到 6 不断地扫描数码管。
输入 2hz 信号通过 2 分频变成秒信号，秒信号驱动时钟计数模块计数，完成时钟计数的
功能，在位选信号扫描到相应的数码管时，计数器将计数的结果显示在数码管上，由于视觉残
留的关系，人眼会感觉到数字一直在显示，从而实现计时功能。
在手动调节时钟时，有三个按键，一个实现清零，一个作为分调整按键，最后一个作为
时调整按键。调整时间键在对应时或者分数码管后通过按压按键产生脉冲使数码管实现加一的
运算，从而改变时间，将 1hz 闪烁的小数点接在秒信号上即可。
关键词：cpld 计数器 分频器 三选择器 七段译码器
装 订 线
目 录
一总体设计方案 ..1
1. 1 设计要求 . 1
1.2 设计原理 1
1.2.1 电源电路 1
1.2.2 振荡电路与分频电路 1
1.2.3 显示电路 2
1.2.4jtag 下载接口 2
1.2.5cpld 电路原理图 3
二 各模块说明 4
2. 1 设计思路及步骤 4
2.2 总体框图 4
2.3 各模块说明 4
2.3.1 7 段译码器 4
2.3.2 消抖模块 5
2.3.3 与门模块 5
2.3.4 数据选择器模块 6
2.3.5 d 触发器模块 6
2.3.6 非门模块 7
2.3.7 或门模块 7
2.3.8 十进制计数模块 7
2.3.9 位选模块 8
2.3.10 秒计数模块 8
2.3.11 六进制模块 10
2.3.12 分计数模块 11
2.3.13 分频器模块 12
2.3.14 顶层总模块 13
3. 4 数字钟电路总图 12
三 课程总结 16
4. 1 遇到的问题及其解决办法 16
3.2 收获与体会 16
参考文献
16
一 总体设计方案
1. 1 设计要求
1、以数字形式显示时、分、秒的时间； 2、要求手动校时、校分； 3、时与分显
示之间的小数点常亮；
4、分与秒显示之间的小数点以 1hz 频率闪烁；
5、各单元模块设计即可采用原理图方式也可以用 verilog 程序进行设计。
1. 2 设计原理 1.2.1 电源电路
如图 1.1 示为实验所需的电源电路。
图 1-1 电源电路图
1.2.2 振荡电路与分频电路
晶体振荡器给数字钟提供一个频率稳定准确的 32768hz 的方波信号,可保证数字钟的走
时准确及稳定 .
分频电路采用 t 触发器对其分频，每经过一个 t 触发器对其二分频，所以各点的分频倍
数分别为：qd: 24 qe: 25 qf: 26 qg: 27 qh: 28 qi: 292 qj: 210 ql: 212
qm: 213 qn: 214；此处采用的是 32768hz 的晶振，故分频之后 qf:512hz、qi:64hz、
qn:2hz。
1. / 20 篇二：数字钟实训报告
实验项目 数字钟设计与制作
一、设计指标
1. 显示时、分、秒。
2. 可以 24 小时制或 12 小时制。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时
文档评论（0）