合肥工业大学——半导体集成电路.docxVIP

IC :通过一系列特定的加工工艺，将晶体管、二极管等有源器件、电容和电阻等无源器件，按照一定的电路互连， “集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。 Moore law： 1965年，Gordon Moore预言单个芯片上晶体管的数目每 18到24个月翻一番。（随时间呈指数增长） 开关活动性：逻辑门每秒的通断次数 Latch up : MOS工艺会包含许多内在的双极型管。当 NPN寄生三极管都导通时，就形成一个正反馈闭合回路，此 时即使外界的触发因素消失，在 VDD和VSS之间也有电流流动，这就是所谓的“闩锁现象”。 如果电源能提供足够大的电流，则由于闩锁效应，电路将最终因电流过大而烧毁 寄存器：一个边沿触发的存储器件称为寄存器 锁存器：一个电平敏感的存储器件称为寄存器 触发器（flip-flop）:由交叉耦合的门构成的任何双稳态元件称为触发器 噪声容限：门对的噪声的灵敏度，是指一个电路克服噪声的能力，抗噪声能力则表明系统在噪声存在的情况下正确 处理和传递信息的能力。 NMh、NM l 趋肤效应：在非常高的频率下，电流倾向于主要在导线的表面流动，其电流密度随进入导体的深度而呈指数下降， 趋肤效应的发生在fs -趋肤深度等于导体最大尺寸（W 或L） 一半时的频率。fs = 4 / （ （max（W,H））2）, 右=J9（对卩）=2.6Mm（1GzAI）,A =4兀/m。趋肤效应是对较宽导线才有的问题，如时钟信号。 速度饱和效应：短沟道器件当沿沟道的电场达到某一临界值时，载流子的速度将由于散射效应 （即载流子间的碰撞） 而趋于饱和。 电流饱和效应：MOS管由于沟道夹断造成的饱和效应，此时沟道压降固定在 Vgs-Vt上，电流保持常数。 1 Sah 方程：|D rnCox*[（VGS —Vth）Vds Vds2] （推导） 时钟重叠：布置两个时钟信号的导线会有差别，或者负载电容可以因存储在所连接的锁存器中的数据不同而变化。 这一影响称为时钟偏差。时钟偏差会造成两个时钟信号的重叠，可以使电路造成竞争和不确定的状态。 集总模型：当只有一个寄生元件占支配地位时，当在这些寄生元件之间的相互作用很小或者当只考虑电路的一个方 面时，把各个不同的（寄生元件）部分集总成单个电路元件的模型。优点是寄生效应可以用常微分方程描述。 分布模型：当工作频率很高时，分布参数所引起的效应不能忽略，考虑电路元件参数分布性的模型。 Elmore延时：假设这一网络 N个节点中每一个最初都被放电至地，那么 RC树网络节点i处的Elmore延时由下式 N i 指出：?DN = 7 Cj7 Rj ,相当于这个网络的一阶时间常数。 i = 1 j = 1 MOS电容：即MOS管工作时的的寄生电容，有结构电容、沟道电容、结电容等， MOS电容器可用来做可变电容 器。 CMOS静态特性（六点）： 1） 电压摆幅等于电源电压 t高噪声容限 2） 逻辑电平与器件的相对尺寸无关 t晶体管可以采用最小尺寸 t无比逻辑 3） 稳态时在输出和 Vdd或GND之间总存在一条具有有限电阻的通路 t低输出阻抗（k Q） 4） 输入阻抗较高（MOS管的栅实际上是一个完全的绝缘体 ）t稳态输入电流几乎为 0 5） 在稳态工作情况下电源线和地线之间没有直接的通路 （即此时输入和输出保持不变 ）t没有静态功率 6） 传播延时是晶体管负载电容和电阻的函数 延时优化（两个例子）： 1）反相器链的尺寸计算 2）确定晶体管尺寸保证上升和下降延迟相等 期鯛、舛￥冷侧橡献寸 1 F 3）组合逻辑努力计算尺寸 i畑 知汨G詰4 化加妙/.畋财如r ” 晋林龜f隆檢命建品购M嫩0 梅科寸翔邮L =幽副統昭鈿齣 報砂砂知關無伍翩歸傀 7 6 =+办 M 艺如牛鴛f Q板*、 ■用 G= ”€ 丈毂 I S手=$ 肛罕3 0宀X2埠 齢即厂卞g ■f 礼二乳川I#、 鼻二 4 ■ M * 曲-薯￡蛊士?g册兴于 功耗特性： 动态功耗 1）由充放电电容引起的动态功耗 该能耗与晶体管尺寸无关 每一个开关周期都需要一个固定数量的能量，即 ClVdd2 如果这个门每秒钟通断 for次，那么Pdyn= ClVdd+o-I 在实际电路中一个反相器很少会以这一最高速率来开关，即便是，它的输出也不是在两个电源轨线电 压之间摆动。因此其功耗也很低。 2）短路电流引起的功耗 输入信号不为无穷大的斜率造成了开关过程中 VDD和GND之间在短期内出现一条直接通路，此时 NMOS和PMOS同时导通 1 peaktsc 、 1 peaktsc 2f 二 CscV2DDPdp ~ tsCVDD 1 peak 2 f 二 CscV2DD Pdp ~ tsCVDD 1 peak Vout CL tsc代表两个