原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
艺术彩灯控制系统设讣
概述
1. 1艺术彩灯的设计背景及意义
彩灯是人们日常生活中的一种装饰用品，它美观大方，尤英在节日期间，倍增仔日气氛。它 蕴涵着丰富的文化底蕴，被广泛地应用于各种店而的装饰。变换无穷的彩灯样式，给城市增 添活力，吸引着人们的注意力，深受人民的喜爱。在日常生活中，人们还将彩灯摆放成％种 图案，增添美感。随着电子技术的发展，应用系统向着小型化、快速化、大容量、重量轻的 方向发展。科学技术更加贴近人们的生活，向着满足人们需求的方向发展。石日彩灯的设计 与制作工艺也一步一步的走向成熟。
1.2系统设计功能概述
本设计是以AT89C51单片机为基础的音乐彩灯控制方案，来实现对LED彩灯的控制。以 AT89C51单片机作为主控核心，通过汇编语言来控制单片机按下“开始”按键，8个LED 灯从上到下开始循环点亮，按下上”按键，灯由上向下流动，按下下”按键，灯由下向 上流动，按下“停止”按键，所有灯为暗。
彩灯设计容简要：
2.1彩灯设计任务：
以单片机为核心，设讣一个节日音乐彩灯控制器。
2.2彩灯设计要求：
P1.2--开始，按此键则灯开始流动（由上而下）。P1.3-…停止，按此键则停止流动，所有灯 为暗。P1.4-…上，按此键则灯由上向下流动。P1.5--下，按此键则灯由下向上流动。
2.3彩灯总体控制框图：
3.2 AT89C51单片机硬件结构：
AT89C51是一种带4K字节闪存可编程可擦除只读存储器(FPEROM — Flash Programmable and Erasable Read Only Memoiy)的单片机芯片,它采用静态 CMOS I 艺制造8位微处理器，最髙工作频率位24MH乙AT89C5外形及引脚排列如图所示：
1 ■
J1二…二丄
1SL-
XTAL1
PO.O/ADO
? ?
P0.VAD1
P0.2/AD2
XTAL2
PQ.3JM3
? ?
? ?
P0.4/AD4
F0.5/AD5
? ?
P0.6/AD6
RST
P0.7/AD7
? ?
■ ?
? ?
P2.0；A8
P2.VA9
汇
PSEN ALE
P2.2/A10
P2.3/A11
P2.4/A12
31_
? ?
? ?
EA
P2.5/A13
P2.6/A14
P2.7/A15
? ?
1
P1.0
P3.0/RX0
—
3
O
P1 1
P3.VTX0
P2
P3.27INTO
P1.3
P3.3/INT1
P1.4
P1.5
P1.6
P3.4H0
P3.5/T1
P3.6/WR
? ?
P1.7
P3.7/R0
I I
管脚说明：
RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。
P0 口： PO 口为一个8位漏级开路双向I/O 口，每脚可吸收8TTL门电流。当P1 口的管脚第 一次写1时，被左义为髙阻输入。P0能够用于外部程序数据存储器，它可以被立义为数据/ 地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输岀 原码，此时P0外部必须被拉高。
P1 口： P1 口是一个部提供上拉电阻的8位双向I/O 口，P1 口缓冲器能接收输岀4TTL门 电流。P1 口管脚写入1后，被部上拉为髙，可用作输入，P1 口被外部下拉为低电平时，将 输出电流，这是由于部上拉的缘故。任FLASH编程和校验时，P1 口作为第八位地址接收。
P2 口： P2 口为一个部上拉电阻的8位双向I/O 口，P2 口缓冲器可接收，输出4个TTL | J 电流，当P2 口被写“1”时，英管脚被部上拉电阻拉高，且作为输入。并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。这是由于部上拉的缘故。P2 口当用于外部程序存储 器或16位地址外部数据存储器进行存取时，P2 口输岀地址的髙八位。在给出地址“1”时， 它利用部上拉优势，肖对外部八位地址数据存储器进行读写时，P2 口输岀其特殊功能寄存 器的容。P2 口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3 口： P3 口管脚是8个带部上拉电阻的双向I/O 口，可接收输岀4个TTL f J电流。当P3 口写入“1”后，它们被部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平, P3 口将输出电流(ILL)这是由于上拉的缘故。
ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正 脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于左时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输 出可在SFR8EH地址上巻0。此时，ALE只有在
文档评论（0）