EDA四路电子抢答器设计报告.docxVIP

《EDA技术应用》 课程设计报告 专 业： 通信工程 班 级： 09311 姓 名： 李爱军 指导教师： 杨老师 2012 年 5月 21 日 目录 TOC \o 1-5 \h \z EDA电子抢答器的设计 2 1、 目的与任务 2 2、 设计要求 2 3、 设计方案 2 \o Current Document 4、 设计内容及程序 1 \o Current Document 4.1抢答鉴别及锁存模块 1 4.2计分模块 3 \o Current Document 4.3计时模块 6 \o Current Document 4.4译码显示模块 8 \o Current Document 4.5分频模块 9 \o Current Document 4.6抢答器的顶层原理图设计 11 5、 实习总结 11 6、 实习心得与体会 错误！未定义书签。 7、 参考文献 12 EDA电子抢答器的设计 1、 目的与任务 进一步掌握QUARTUS软件的使用方法； 会使用VHDL语言设计小型数字电路系统； 掌握应用QUARTUS软件设计电路的流程； 掌握电子抢答器的设计方法。 2、 设计要求 设计一个可以容纳四组参赛队进行比赛的电子抢答器。 具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后，若有 参赛者按抢答器按钮，则该组指示灯亮，显示器显示出抢答者的组别。同时，电 路处于自锁存状态，使其他组的抢答器按钮不起作用。 具有计时功能。在初始状态时，主持人可以设置答题时间的初始值。在 主持人对抢答组别进行确认，并给出倒计时记数开始信号以后，抢答者开始回答 问题。此时，显示器从初始值开始倒计时，计到 0时停止计数，同时扬声器发出 超时警报信号。若参赛者在规定的时间内回答完问题， 主持人可以给出计时停止 信号，以免扬声器鸣叫。 具有计分功能。在初始状态时，主持人可以给每组设置初始分值。每组 抢答完毕后，由主持人打分，答对一次加 10分，答错一次减10分。 具有犯规设置电路。对提前抢答者和超时抢答者，给予鸣喇叭警示，并 显示规范组别。 3、 设计方案 系统的输入信号有：各组的抢答按钮 A、B、C、D,系统允许抢答信号STA 系统清零信号CLR系统时钟信号CLK计分复位端CLR加分按钮端ADD计时 使能端EN系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口 可用如LED_A LED_B LED_C LED_D表示，四个组抢答时的计时数码显示控制 信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若 干。整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模 块，其他功能模块（分频模块，输岀显示模块）0 系统组成框图 4、设计内容及程序 4.1抢答鉴别及锁存模块 jb GTl-XI-XF STA A1 RST B1 A C1 B D1 C START D STATES[3..0] inst 抢答鉴别模块 1、抢答鉴别及锁存源程序 library ieee; use ieee.std」o gic_1164.all; use ieee.std_logic_ un sig ned.all; en tity qdjb is port(sta,rst: in std」o gic; a,b,c,d:in std」o gic; a1,b1,c1,d1,start:out std」o gic; states:out std」o gic_vector(3 dow nto 0)); end qdjb; architecture one of qdjb is sig nal sin or,ri ngf,tmp,two:std_logic; beg in sino r=(a xor b) XOR (c xor d); two=a and b; process(a,b,c,d,rst,tmp) begi n if rst=1 the n tmp=1; a1=0; b1=0; c1=0; d1=0;start=0;states=0000; elsif tmp=1 the n if sta=1 the n start=1; if (a=1a nd b=0a nd c=0a nd d=0 ) the n a1=1; b1=0; c1=0; d1=0; states=0001; tmpv=O; elsif (a=0a nd b=1a nd c=0a nd d=0) the n a1=0; b1=1; c1=0; d1=0;states=0010;tmp=0; elsif (a=0a nd b=0a nd c=1a nd d=0) the n a1=0; b1=0; c1=1; d1=0; sta