组合逻辑电路的分析与设计实验报告.pdfVIP

组 合 逻 辑 电 路 的 分 析 与 设 计 实验报告 院系：电子与信息工程学院 班级： 电信 13-2 班 组员姓名 : 一、实验目的 1、 掌握组合逻辑电路的分析方法与测试方法。 2 、 掌握组合逻辑电路的设计方法。 二、实验原理 通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。 电路在任何 时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前的状态无关 的逻辑电路称为组合逻辑电路。 1. 组合逻辑电路的分析过程，一般分为如下三步进行：①由逻辑图写输 出端的逻辑表达式； ②写出真值表； ③根据真值表进行分析， 确定电路功能。 2. 组合逻辑电路一般设计的过程为图一所示。 图一 组合逻辑电路设计方框图 3. 设计过程中， “最简”是指按设计要求，使电路所用器件最少，器件 的种类最少 , 而且器件之间的连线也最少。 三、实验仪器设备 数字电子实验箱、电子万用表、 74LS04、74LS20、74LS00、导线若干。 74LS00 74LS04 74LS20 四、实验内容及方法 1 、设计 4 线-2 线优先编码器并测试其逻辑功能。 数字系统中许多数值或文字符号信息都是用二进制数来表示， 多位二进 制数的排列组合叫做代码，给代码赋以一定的含义叫做编码。 (1)4 线-2 线编码器真值表如表一所示 输入 输出 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 4 线 -2 线编码器真值表 (2) 由真值表可得 4 线-2 线编码器最简逻辑表达式为 Y =(( I 0 ′ I 1 ′ I 2 I 3 ′) ′( I 0 ′ I 1 ′ I 2 ′ I 3 ) ′) ′ 1 Y =(( I 0 ′ I 1 I 2 ′ I 3 ′) ′( I 0 ′ I 1 ′I 2 ′I 3 ) ′) ′ 0 (3) 由最简逻辑表达式可分析其逻辑电路图 4 线 -2 线编码器逻辑图 （4 ）按照全加器电路图搭建编码器电路，注意搭建前测试选用的电路块 能够正常工作。 （5）验证所搭建电路的逻辑关系。 I =1 Y Y =0 0 I =1 Y Y =0 1 0 1 0 1 1 0 I =1 Y Y =1 0 I =1 Y Y =1 1 2 1 0 3 1 0 2 、设计 2 线-4 线译码器并测试其逻辑功能。 译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的 号 .( 即电路的某种状态 ) ，具有译码功能的逻辑电路称为译码器。 （1）2 线-4 线译码器真值表如表二所示 2 线-4 线译码器真值 输入 输出