ilinFPGA编程技巧之常用时序约束详解.docxVIP

下载本文档

1
0
约2.81千字
约 8页
2021-01-12 发布于天津
举报
版权申诉

ilinFPGA编程技巧之常用时序约束详解.docx

1、本文档共8页，其中可免费阅读3页，需付费100金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

编程技巧之常用时序约束详解基本的约束方法为了保证成功的设计所有路径的时序要求必须能够让执行工具获取最普遍的三种路径为输入路径使用输入约束寄存器到寄存器路径使用周期约束输出路径使用输出约束具体的异常路径使用虚假路径多周期路径约束输入约束约束限定了输入数据和输入时钟边沿的关系在系统同步接口中同一个系统时钟既传输数据也获取数据考虑到板子路径延时和时钟抖动接口的操作频率不能太高简化的系统同步输入接口电路图系统同步输入时序上述时序的约束可写为在源同步接口中时钟是在源设备中和数据一起产生并传输简化的源同步输

Xilinx FPGA编程技巧之常用时序约束详解 1.基本的约束方法为了保证成功的设计，所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径为： .输入路径(In put Path )，使用输入约束 .寄存器到寄存器路径(Register-to-Register Path )，使用周期约束 .输出路径(Output Path )，使用输出约束 .具体的异常路径(Path specific exceptions )，使用虚假路径、多周期路径约束输入约束 In put Co nstrai nt OFFSET IN约束限定了输入数据和输入时钟边沿的关系。在系统同步接口中，同一个系统时