实验二运算器实验.docxVIP

PAGE PAGE # 实验二运算器实验 1 ?算术逻辑运算实验 实验目的 了解简单运算器的数据传输通路。 验证运算功能发生器的组合功能。 掌握算术逻辑运算加、减、与的工作原理。 验证实验台运算的 8位加、减、与、直通功能。 按给定数据，完成几种指定的算术和逻辑运算。 实验内容 1?实验原理 算术逻辑单元 ALU的数据通路如图2-1所示。其中运算器ALU181根据74LS181的功 能用VHDL硬件描述语言编辑而成， 构成8位字长的ALU参加运算的两个8位数据分别 为A[7..O]和B[7..O]，运算模式由S[3..O]的16种组合决定，而S[3..O]的值由4位2 进制计数器LPM_COUNTER生，计数时钟是 Selk （图2-1 ）;此外，设M=0选择算术运 算，M=1为逻辑运算，Cn为低位的进位位；F[7..O]为输出结果，Co为运算后的输出进位 位。两个8位数据由总线IN[7..O]分别通过两个电平锁存器 74373锁入，ALU功能如表 2-1所示。 表2-1 ALU181的运算功能 选择端 高电平作用数据 S3 S2 S1 S0 M=H M=L算术操作 逻辑功能 Cn=L （无进位） Cn=H（有进位） 0 0 0 0 F =A F = A F =A加 1 0 0 0 1 F = A + B F = A + B F=(A+B)加 1 0 0 1 0 F =AB F = A + B F = A + B +1 0 0 1 1 F =0 F =减1 （ 2的补码） F =0 0 1 0 0 F = AB F = A 加 AB F = A加AB加1 0 1 0 1 F = B F=(A + B)加 ab F =(A + B)加 ab +1 0 1 1 0 F = A 十 B F =A 减 B F = A减B减1 0 1 1 1 F =AB F =A+B F =(A+B)减 1 1 0 0 0 F =A +B F = A 加 AB F = A加AB加1 1 0 0 1 F = A 十 B F = A 加 B F = A加 B 加 1 1 0 1 0 F = B F =( A +B)力廿 AB F =(A+B)加 AB 加 1 1 0 1 1 F = AB F = AB F = AB 减 1 1 1 0 0 F =1 F =A加 A* F = A加 A加 1 1 1 0 1 F =A + B F =( A+B )加 A F =( A + B )加 A 加 1 1 1 1 0 F =A + B F =( A + B)力廿 A F = (A + B )加 A 加 1 1 1 1 1 F =A F = A F = A减 1 注1、*表示每一位都移至下一更高有效位 ，“ +”是逻辑或，“加”是算术加 注2、在借位减法表达上，表 2-1与标准的74181的真值表略有不同。 三?实验步骤 设计ALU元件 在Quartus II环境下，用文本输入编辑器 Text Editor输入ALU181.VHD算术逻辑单元 文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图元件。 以原理图方式建立顶层文件工程 选择图形方式。根据图 2-1输入实验电路图，从 Quartus II的基本元件库中将各元件 调入图形编辑窗口、连线，添加输入输出引脚。 将所设计的图形文件 ALU.bdf保存到原先建立的文件夹中， 将当前文件设置成工程文件， 以后的操作就都是对当前工程文件进行的。 (3 )器件选择 选择Cyclone系列，在Devices中选择器件EP1C6QC240C。编译，弓I脚锁定，再编译。 引脚锁定后需要再次进行编译，才能将锁定信息确定下来，同时生成芯片编程 /配置所 需要的各种文件。 (4)芯片编程Programming (可以直接选择光盘中的示例已完成的设计进行验证实验) 打开编程窗口。将配置文件ALU.sof下载进GW4系列现代计算机组成原理系统中的 FPGA 中。 （5）选择实验系统的电路模式是 NO.O,验证ALU的运算器的算术运算和逻辑运算功能 根据表2-1，从键盘输入数据 A[7..O]和B[7..O]，并设置 S[3..O] 、M Cy,验证ALU 运算器的算术运算和逻辑运算功能，记录实验数据。 NOD那匸i ：■她1呂i I ：■OEN NOD 那匸i ：■ 她1呂 i I ：■ OEN C|61] G OCTAL LtTCHeS 7Wb OEii C^l| 眼1「 ” OCTAL LATCHES 01 R[7? 0] F1 了 - j C] B [ 7.. 町 C 0 H CN ALU181 迎匚0诵 雾辿二匕而r m噸* AD-B1 二? 叩阻i SOK-KEYS Cn --KEY? N