电子线路测试实验报告.docx

电子线路测试实验报告 设计课题：多功能数字钟的设计 ?功能要求 1、基本功能： 准确计时，以数字形式（十二进制）显示时、分、秒的时间 校正时间：时、分 快校与慢校（1Hz与手动） 复位：00:00:00 仿广播电台正点报时（四咼一低） 2、扩展功能： 具有暂停功能，具有整点报时的功能， 12进制与24进制转换，具有到点闹 时功能，并且能够预置闹铃时间； 3、要求小时、分钟、秒在数码管上的显示格式如下: ■ life ? I 旧日-日日-日日I 甲—=■??：■? ■■■■■?■ ■ ■■■ ?■?.！■?.?■■?■」口 小时 分钟 秒 4、 在MAX PLUS开发平台上，采用 VHDL或Verilog 编程设计； 5、 对编写的程序进行编译仿真、修改，使仿真结果达到设计要求； 6、 下载并测试电路的逻辑功能。 ?设计步骤与要求 在MAX+plusll 10.2软件中，使用原理图或 Verilog HDL输入方式，采用分层次分模块的 方法设计电路。 设计各单元电路并进行仿真分析。 输入数字钟系统的整机电路逻辑电路图，并选择器件，分配引脚，进行逻辑综合 对EDA Proc2数字系统实验装置中的 FPGA器件进行在系统编程，并实际测试数字钟系统 的逻辑功能（用实验板上译码电路显示结果） 写出设计性实验报告 -程序设计 1、小时、分钟、秒计数显示的实现 数字钟的小时、分钟、秒共用6个数码