三位二进制减法计数器的设计.docx

三位二进制减法计数器的设计 三位二进制减法计数器的设计 0/1 0/1 目录 TOC \o 1-5 \h \z \o Current Document 1设计目的与作用 1 \o Current Document 1.1设计目的及设计要求 1 \o Current Document 1.2设计作用 1 \o Current Document 2设计任务 1 \o Current Document 3三位二进制减法计数器的设计 1 \o Current Document 3o 1设计原理 1 \o Current Document 3O 2设计过程 2 \o Current Document 4 74161构成227进制同步计数器并显示 4 \o Current Document 4. 1设计原理 4 \o Current Document 4O 2设计过程 4 \o Current Document 5仿真结果分析 5 \o Current Document 5o 1三位二进制减法计数器仿真结果 5 \o Current Document 5.2 74161构成227进制同步计数器的仿真结果 8 \o Current Document 6设计总结 8 \o Current Document 7参考文献 9 1设计目的与作用 1 O 1设计目的及设计要求 按要求设计三位二进制减法计数器（无效状态001, 011）及用74161构成227进制同 步计数器并显示，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，并 且加强对软件multisim的了解。 仁2设计作用 multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学 会分析仿真结果，与理论结果作比较。加强了自我动手动脑的能力。 2设计任务 1o三位二进制减法计数器（无效状态001,011） 2o 74161构成227进制同步计数器并显示 3三位二进制减法计数器的设计 3.1设计原理 设计一个三位二进制减法计数器（无效状态001,011） 000 亠 010 V 100』101 亠 110 ^-111 I t /I 排列Q；Q：Q； 图3。1。1状态图 3.2设计过程 选择触发器 由于JK触发器的功能齐全，使用灵活，在这里选用3个CP上升沿触发的边沿JK触发 器。 求时钟方程 采用同步方案，故取CR=CR=C￡=CP 求状态方程 由3. 1所示状态图可直接画出电路次态Q异QTQ賈卡诺图。再分解开便可以得到如图 各触发器的卡诺图. QinQcn 000111XXXXXX000101 00 0 111 XXX XXX 000 1 01 10 11 图3。2。1次态 QinQon 图3O 2.202+，的卡诺 QinQon 图3。2?3 的卡诺 QinQon TOC \o 1-5 \h \z Q2n\ 00 01 11 10 1 X X 0 0 0 0 □ TOC \o 1-5 \h \z 图3.2.4 Q賈的卡诺 图 状态方程： q;h=?N+q;q：+q;; (D 餌,=丽+0。(； ⑵ QIT =应应+ Q；Q；反 (3) 求驱动方程 JK触发器的特性方程为Qn+l =JQn+ KQn 丿()=02%，K。迈+ 可 丿广K产反 厶二可+ 0, 画逻辑电路图 选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示的逻辑电 路图。 图3. 2.5 三位二进制减法计数器逻辑电路图 图3. 2.5 三位二进制减法计数器逻辑电路图 检查电路能否自启动 000 — 001,110-?011,可见在CP操作下都能回到有效状态，电路能够自启动。 4 74161构成227进制同步计数器并显示 4.1设计原理 3位二进制的状态图，从初态000开始，在第一个计数脉冲作用后，触发器FF。由0 翻转为1 (Q。的借位信号)，此上升沿使FR也由0翻转为1 (Qi的借位信号)，这个上升沿又 使FF2由0翻转为1,即计数器由000变成了 111状态.在这一过程中，Q。向Q进行了借位，Qi 向Q2进行了借位。此后，每输入1个计数脉冲，计数器的状态按二进制递减(減1).输入 第8个计数脉冲后，计数器又回到000状态，完成一次循环. 4.2设计过程 写出Si的二进制代码 Sg\ = 5227_, = S226 = 1 H00010 求归零逻辑 CR = LD= PN^ = P226 = Q；Q：Q；Q； 逻辑图 图4。1。1 74161构成227进制同步计数器图 5仿真结果分析 5.1三位二进制减法计数器仿真结果 因无效状态为001,对电路分别置“1”置“o”后，开始自动计数，计数状态如下, 01