dsp--tms320f240芯片引脚与功能.docxVIP

77 77 DSP第二次大作业 一、详细描述F240,F2812芯片引脚的符号与功能。 1、TMS320F240芯片引脚与功能 TMS320F240为TI公司所出品的定点式数字信号处理器芯片，具有强大的外围(64k I/O space 10 bit A/D Converter、Digital I/Operipheral)，芯片内部采用了加强型哈佛架构 (En ha need Harvard Architecture),由三个平行处理的总线一程序地址总线(PAB)、数据读 出地址总线(DRAB)及数据写入地址总线(DWAB)，使其能进入多个 内存空间。由于总线之操作各自独立，因此可同时进入程序及数据存 储器空间，而两内存间的数据亦可互相交换，使得其具有快速的运算 速度，几乎所有的指令皆可在50ns周期时间内执行完毕，内部的程 控以管线式的方式操作(Pipeline operation),且使用内存映像的方式， 使其整体的效能可达到20MIPS，因此非常适用于实时运转控制，而 对于速度较慢的外围亦提供了 wait-states的功能。 =一：：二 BOH 口 Er8?SHJ『0-Z09_^ EDN^O￥【 sKwr mvxvi 番*. 鱼二 岸」二3 g =L 巧|1 円一一 舍 QZLiceADC3N11IDS1L4AIUN14Kl.Fi L[ =一：：二 BOH 口 Er 8? SHJ『 0-Z09_^ EDN^O￥【 sKwr mvxvi 番*. 鱼二 岸」二 3 g =L 巧|1 円一一 舍 QZL ice ADC3N11 IDS 1L4 AIUN14 Kl.Fi L [ 4 [ T3RA，J0PflS C DIO [ li 07 n S二 q iJi W ]-m?e K 1 ViTlrt i* Qrl j vapQ io !M M 应 g轉 I* TMS320LF2407APGE 〕：V.JI 19 EQ ]E.vja 曲 Jwp E7 WOiHIQi AWrzrM3U4MUHW|il| 013 I n\rT vjofas I DI4 I SGDUXJOFAO f ^■ETHLD.JaPJRif [ Dia ( ￥? [ V^lQ [ Sf iftT-- JICFDZ L, A1fi [ -EFT-IQM.-JfrfCJ〔 305-3?.? 0E ? X 5- El J van 】码 ]CAE? I 】書 ]Cff也百叭啦WQ J vujw 】 J QIP 二 IOM 弓 gmwt :坯 ￥ ? j 3 j多 .I7:7 - -Bdo=L IE 一 -ib--a?-也 7 I r密h -EBHr;=iL - - .-JB6S Sy 「右do-話魚 hurt 口 f j sa- 一览 E 其引脚及功能如下所示: 引脚号 符号 审 引脚1 WE非 写启用，设备的卜降沿是推动外部数据总线 (D15 - D0)。数据可以通过外部设备锁住我们的前沿 引脚2 DVDD 数字I/O逻辑电源电压 引脚3 Vss 数字逻辑接地参考 引脚4 R/W 读/写信号R / W表示在沟通外部设备传输方向。 它通常以读模式(高),除非低水平断言执行写操作 引脚5 BR非 总线请求 引脚6 STRB非 闸门选通脉冲。STRB总是高除非断言低表明外部总 线周期。这是放置在高阻抗状态重置 ，断电， 引脚7 CVDD 数字核心逻辑电源电压 引脚8 CVSS 数字核心逻辑接地参考 引脚9 D0 并行数据总线 DO ( LSB)至D15( MSB 引脚10 D1 并行数据总线 DO ( LSB)至D15( MSB 引脚11 D2 并行数据总线 DO ( LSB)至D15( MSB 引脚12 D3 并行数据总线 DO ( LSB)至D15( MSB 引脚13 DVDD 数字I/O逻辑电源电压 引脚14 VSS 数字逻辑接地参考 引脚15 D4 并行数据总线 DO ( LSB)至D15( MSB 引脚16 D5 并行数据总线 DO ( LSB)至D15( MSB 引脚17 D6 并行数据总线 DO ( LSB)至D15( MSB 引脚18 D7 并行数据总线 DO ( LSB)至D15( MSB 引脚19 D8 并行数据总线 DO ( LSB)至D15( MSB 引脚20 VSS 数字逻辑接地参考 引脚21 DVDD 数字I/O逻辑电源电压 引脚22 D9 并行数据总线 DO ( LSB)至D15( MSB 引脚23 D10 并行数据总线 DO ( LSB)至D15( MSB 引脚24 D11 并行数据总线 DO ( LSB)至D15( MSB 引脚25 D12 并行数据总线 DO ( LSB)至D15( MSB 引脚26 D13 并行数据总线 DO (