基于可编程逻辑器件的数字系统设计.ppt

基于可编程逻辑器件的数字系统设计 基于可编程逻辑器件的数字系统设计 ★内容提要 首先简介可编程逻辑器件的基本原理及开发过程，并通过 具体实例讨论基于 PLD 的电子系统设计的基本方法。 ★教学基本要求 （ 1 ）掌握 CPLD/FPGA 的基本概念与结构 。 （ 2 ）掌握 ACEX1K30 可编程逻辑器件及应用 （ 3 ）学会QuartusΠ的使用和 VHDL 语言 ★重点与难点 本章重点：可编程逻辑器件及应用 本章难点： VHDL 语言 主要教学内容 一、基于 PLD 的电子系统设计方法 仿真与定时分析 编 译 设计输入 程序下载 测 试 修改设计 1 EDA 设计流程 二、数字系统的设计方式 1 图形设计方式 2 基于硬件描述语言的设计 （ 1 ） VHDL 语言 （ 2 ） Verilog HDL 三、可编程逻辑器件 可编程逻辑器件 PLD 是一种由用户编程 ( 配置 ) 实现所需 逻辑功能的新型逻辑器件。可编程逻辑器件 PLD 由于其可编 程的特性，而且在 IC 设计过程中设计者通过计算机软件对 电路进行仿真与验证，大幅度缩短了设计时间，加快产品 面市速度，因此它一直在电子系统特别是数字电路系统设 计中扮演着重要角色。 1 CPLD/FPGA 基本概念 三、可编程逻辑器件 目前在我国常见的 PLD 生产厂家有 XILINX 、 ALTERA 、 ACTEL 、 LATTICE 、 ATMEL 、 MICROCHIP 和 AMD 等等，其中 XILINX 和 ALTERA 为两个主要生产厂家， XILINX 的产品为 FPGA ， ALTERA 的产品称为 CPLD ，各有优缺点。 自问世以来， PLD 经历了从 PROM 、 PAL 、 GAL 到 FPGA ， ispLSI 等高密度 PLD 的发展过程。在此期间 PLD 的集成度、速 度不断提高，功耗逐步降低，而功能不断增强，结构更趋合 理，使用更加灵活方便。高密度的 PLD 可以分成两大类：复 杂可编程逻辑器件 (Complex Programmable Logic Device ， 简称 CPLD) 和现场可编程门阵列 (Field Programmable Gate Array ，简称 FPGA) 。 三、可编程逻辑器件 2 CPLD/FPGA 的基本结构 CPLD 由若干宏单元和可编程互连线构成。逻辑宏单元主 要包括与或阵列、触发器和多路选择器等电路，能独立地配 置为组合或时序工作方式。当前主流的 CPLD 基本采用这种 结构，比如 Altera 公司的 MAX7000 和 MAX9000 系列等。 可编程互连线是 CPLD 中另一个核心可编程结构。该结 构是包含大量可编程开关的互连网络，提供芯片的 I/O 引脚 和宏单元的输入输出之间的灵活互连。具有固定的延时是 CPLD 中可编程互连线的最显著特点。 CPLD 在实现较复杂的 组合逻辑时可以消除信号之间的歪斜，更容易消除竞争冒险 现象。目前主流的 CPLD 全部采用连续式互连线结构，比如 MAX7000 中的 PIA 结构和 XC9500 中的 FastCONNECT 结构。 三、可编程逻辑器件 与 CPLD 相比， FPGA 具有更高的集成度、更强的逻辑功能 和更大的灵活性。 FPGA 由可配置逻辑块（ CLB ， Configurable Logic Block ）、输入 / 输出模块（ IOB ， I/O Block ）和可编 程互连线（ PI ， Programmable Interconnect ），其中，可配 置逻辑块是 FPGA 的基本结构单元，不仅能够实现逻辑函数， 还可以配置成 RAM 等形式。 3 Altera 的 ACEX1K30 简介 ACEX1K30 器件是 Altera 公司着眼于通信（如 xDSL ，路由 器等）、音频处理及类似场合的应用而推出的芯片。 三、可编程逻辑器件 （ 1 ） ACEX1K30 的内部结构 三、可编程逻辑器件 Pin Name (1) 144-Pin TQFP 208-Pin PQFP 256-Pin FineLine BGA MSEL0 (2) 77 108 P1 MSEL1 (2) 76 107 R1 nSTATUS (2)