多级抽取cic滤波器的veriloghdl设计.ppt

多级抽取 CIC 滤波器的 Verilog HDL 设计 2 Contents ? 研究背景 ? 单级 / 多级 CIC 滤波器的原理 ? Verilog HDL 设计及功能仿真 ? Quartus Ⅱ 时序仿真 ? FPGA 设计及验证 ? 结论 3 ? 研究目的： 随着社会经济的飞速发展，科技的进步，人们对滤波器的了 解在不断的加深，对此的研究也在不断的进步当中。 ? 研究意义： 在所有的电子系统中，使用最多、技术最复杂的要算滤波器。 滤波器的优劣直接影响着产品的优劣。 ? 主要研究内容： - CIC 滤波器的原理及结构。 - 基于 Verilog HDL 语言对多级 CIC 抽取滤波器设计。 - 使用 FPGA 进行仿真验证。 研究背景 4 ? 单级 CIC 抽取滤波器的原理 ? CIC 滤波器 ? 多级 CIC 抽取滤波器的原理 单级 / 多级 CIC 滤波器的原理 5 CIC(Cascaded Integral Comb) 抽取滤波器，最初由 Hogenauer 提出，因为它结构简单，而且实现时无需乘法