275714201EDA及VHDL设计试卷习题3.docxVIP

复核总分 2011 年 3 月江苏省高等教育自学考试 复核人 1 EDA 及 VHDL 设计 总 分 题 号 一 二 三 四 五 题 分 10 10 18 32 30 核分人 得 分 得分 评卷人 复查人 一、单项选择题（每小题 1 分，共 10 分） 在下列每小题的四个备选答案中选出一个正确的答 案，并将其字母标号填入题干的括号内。 VHDL 常用的库是（）标准库。 A.IEEE  B.STD  C.WORK  D.PACKAGE 2. 在 VHDL  中， 45_234_287  属于（  ）文字。 A. 物理量  B. 以数制基数表示的  C.实数  D. 整数 在下列标识符中， （ ）是 VHDL 合法的标识符。 A.H--adder B.H_adder C.H_adder_ D.H_-adder 在 VHDL 中，（ ）的数据传输不是立即发生的，需要一定的延时时间。 A. 信号 B. 常量 C.数据 D. 变量 5. 在 VHDL 中，乘“ * ”和除“ /”算术运算的操作数据是（ ）数据类型。 A. 整型 B. 实型 C.整型和实型 D. 任意类型 6. 在 VHDL 的并行语句之间，可以用（ ）来传送往来信息。 A. 变量 B. 变量和信号 C.信号 D. 常量 在 VHDL 中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在（ ）中。 A. 设计实体  B.程序库  C. 结构体  D. 程序包 8. 在 VHDL  中，有关信号、变量和常量描述正确的是（  ）。 A. 信号在进程内部声明  B. 变量是全局量 C.常量是全局量  D. 信号赋值与变量赋值符号相同 9. 在设计处理过程中，可产生供器件编程使用的数据文件，对于  FPGA  来说是产生（  ）文件。 A. 熔丝图  B.位数据流  C.图形  D. 仿真 10. 使用  QuartusⅡ实现原理图设计输入，应采用（  ）方式。 A. 图形编辑 B.文本编辑 C.符号编辑 D. 波形编辑 得分 评卷人 复查人 二、填空题（每空 1 分，共 10 分） 11. 在 EDA 发展的 阶段，人们可以将计算机作为单点设计工具，并建立各种设计单元 库，开始用计算机将许多单点工具集成在一起使用。 12. VHDL 于 1985 年正式推出，是目前 的硬件描述语言。 13. 和构造体是设计实体的基本组成部分，它们可以构成最基本的 VHDL 程序。 14. 在 VHDL 端口声明语句中，端口方向包括 、OUT 、 INOUT 和 BUFFER 。 15. VHDL 数据对象包括信号、 和常量，它们是用来存放各种类型数据的容器。 16. 在 VHDL 中，位数据类型 BIT 有 种逻辑值。 17. VHDL 的 PROCESS 语句是由 组成的，但其本身却是并行语句。 18. VHDL 的过程分为 和过程体两部分，调用前需要将它们装入程序包中。 19. QUARTUS Ⅱ支持多种编辑输入法， 包括图形编辑输入法、 文本编辑输入法、 编辑输入 法和内存编辑输入法。 20. QUARTUS Ⅱ的波形文件类型是 。 得分 评卷人 复查人 三、简答题（每小题 6 分，共 18 分） 21.简述编程与配置这两个概念。 得 分 22.从工艺、基本可编程逻辑单元结构等方面比较 CPLD 和 FPGA 。 得 分 23.结构体中有哪几类功能描述语句？ 得 分 得分 评卷人 复查人 四、分析题（每小题 8 分，共 32 分） 以下是时钟 clk 上升沿触发的模 7 计数器的构造体描述， qcnt 是三位输出信号，指出其中的三处错误。 ARCHITECTURE behave OF cntm7 IS BEGIN IF (clkevent AND clk=0) THEN if (qcnt=7) THEN qcnt=000; else qcnt=qcnt+1; end if; END IF; END behave; 得 分 25.阅读下面的 VHDL 程序，分析设计电路功能。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; ENTITY test25_c IS PORT (a b  : :  IN OUT  std_logic_vector(7 DOWNTO 0); std_logic_vector(2 DOWNTO 0) ); END test25_c; ARCHITECTURE behave OF test25_c IS BEGIN b=111 WHEN