从配置promflash读取用户数据.pdfVIP

从配置 PROM/FLASH 读取用户数据 时间:2009-02-03 来源:zcluan@ 作者:freehardman 点击：147 字体大小: 【 】 前沿 在 FPGA 设计中，配置 FLASH （XCF00 系列）主要的功能是存储 FPGA 设计，然后在上 电之后，自动将设计装载到 FPGA 当中。在有些时候，FPGA 设计并未全部将配置 FLASH 的 存储单元全部占用，因此，未被占用的单元就被浪费掉了。 在某些应用中，用户需要在片外（FPGA 外）存储自己定义的数据，这个时候就要单独挂 FLASH 芯片到 FPGA 上，这样不仅增加了设计难度（用户需要专门编写存储控制接口）、增 加成本、增加布板难度、增加 FPGA 管脚使用数量等，从而给设计者带来很多不便。如果用 户自定义的数据量不是很大，而且正好可以放到 FLASH 的未被占用的存储单元中，那么将 极大减轻设计者的负担，减少成本，增加系统可靠性。 下面将详细介绍如何将用户自定义数据存储到PROM/FLASH 中，以及如何读取这些数据。 具体实现 原理 要想实现将用户自定义数据写入 FLASH 以及从它们当中读出来，首先要明确以下几个问 题：  FPGA 设计数据如何被写入到 FLASH 当  FLASH 中的数据如何被读到 FPGA 当中（配置 FPGA 过程） 理解了以上两个问题，我们就能从总体上知道是什么原理使用户数据能写入到 FLASH 当 中，并被读出来。看 FIG1：（注：以下所有的讨论都是认为 FPGA 的配置模式是主－串模 式） 在 FIG1 中，有几个关键信号：CCLK，CE/，OE_RESET/，INIT/ （INIT/在 FPGA 上）。 在主－串模式配置过程中，上电之后，由 FPGA 的CCLK 引脚发出时钟，驱动 FLASH 的 CLK，而 FLASH 根据 CE/、OE_RESET/的状态来确定是否地址增加（此“地址”是 FLASH 内 部数据存储单元的地址）。如果 FPGA 将所有的设计数据读取完毕，则停止产生 CCLK 时钟。 而 CE/、OE_RESET/的状态可能在 FPGA 配置完毕之后变化，使地址复位。注意，当 CCLK 产生且 FLASH 有数据输出时，要判断这些数据是否是设计数据。判断的方法是通过一个同 步字段来实现的。不同系列的 FPGA 同步字段会有不同，比如Virtex 系列 FPGA 同步字段是 AA995566h 。在对应 FPGA 的配置手册中会找到其同步字段。 上述所述过程大概描述了一个 FPGA 的配置过程。因此，如果要想在 FPGA 配置成功之 后，继续读取用户自定义在 FLASH 中的数据，就要在上述过程中做一下变动，而且不影响 正常的 FPGA 配置。 通过研究 FLASH 的手册，可以知道，当CE/变高后， FLASH 的地址计数器就会复位， 而不再因为 CLK 有脉冲而地址增加。所以，当 FPGA 配置完毕后，设计者要阻值 CE/变高。 在配置过程中，INIT/变低，表示 FPGA 接收的数据有 CRC 校验错误，这时 FLASH 的地 址计数器会清零。 当 OE_RESET/为低， FLASH 的地址计数器复位。 Tab1 为 OE_RESET/和 CE/与 FLASH 地址的真值表： 通过前面分析几个信号对 FLASH 地址的影响以及 FPGA 配置过程，可以有如下的方法来 实现在成功配置 FPGA 之后，正确读取 FLASH 中的用户自定义数据：  CE/信号脚在 FPGA 成功配置后，不能为高，因此将该引脚连接到一 USER IO 上， 这样当 FPGA 配置成功后，该 USER IO 输出低，这样 CE/就不会变高，从而 PROM/FLASH 地址就不会复位。在我们一般的应用中，是将 FPGA 的 DONE 引脚连 接到 CE/上，这样的目的是当 FPGA 成功配置后，DONE 变高，从而 CE/变高，这样 FLASH 的地址就复位了。如果我们采用一 USER IO 连接到 CE/上，那么这个时候， DONE 脚就不能在连接到CE/上。DONE 脚此时可以只驱动 LED 就可以了。注意 DONE 脚的上拉电阻要保留。其实 CE/也可以直接接到 GND 上，但是这样 FLASH 一直在 使能，对芯片不好，也增加了功耗。  OE_