EDA_流水灯设计(word文档良心出品).docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学 号: 学 号: EDA课程设计报告 设计课题: 流水灯 姓 名: 专 业: 电子信息工程 流水灯 1. 设计的任务与要求 此次设计彩灯控制系统就是为了了解如何运用 VHDL 语言来实现彩灯的循 环控制,并且能改变彩灯循环的模式。 从而能为以后制作跑马灯, 花样灯等打下 基础。更好的掌握对日常各式各样变幻灯的认识。 画出仿真波形图 写出 VHDL 语言 编写设计报告,写出设计的全过程,附上有关资料和图纸 ( 也可直接写在相关 章节中 ) ,有心得体会。 2. 方案 2.1 彩灯控制系统的方案 彩灯是由实验箱上的 LED 灯代替,有一下四种循环模式 彩灯从左到右逐次闪亮。然后从右到左逐次熄灭。 彩灯两边同时各亮一个,然后逐次向中间点亮。 彩灯从左到右两个两个点亮,然后从右到左两个两个逐次熄灭。 彩灯中间两个点亮。然后同时向两边散开。 彩灯最后一个开始亮一次,结束亮一次,其他的两个两个逐次亮 彩灯在开始和结束时候,最后两个灯亮起,其他从左到右逐次亮 彩灯第七个在第三次,其他的两个两个逐次亮 彩灯第五个和第八个在第一次亮,第八个在第二次亮,其他的两个两个 逐次亮 本控制电路采用VHDL语言设计。运用自顶而下的设计思想,按功能逐层分 割实现层次化设计。 根据多路彩灯控制器的设计原理, 将整个控制器分为四个部 分,分别对应彩灯的四种变化模式、利用 VHDL语言实现该功能 2.2仿真后的波形图 以下为选取四种循环模式的仿真波形图: 晴DM1>寸A 9* IQ 晴 DM 1>寸 A 9 * IQ a 11 ?12 tf-Q CLK B i .1 1 1.1 l__r i i i r J ■ L EST E □ 哦C f a ■ 01 ? . _ 1 ] B I L. .o] B □ Li aht B DOQC ?oooi 1QOQQDOL J n?pn (L J1IDQHI x 111 1J 111 1 IQOQiXmi 水K yiooin 一X Ml Illi H r —._.T] E 1 ■ 1 1 ■ j ■ j 币 E it j ■ —.-. J B i r n r ~L -.-.5) B I r n_ r ~L 4J B i I L l L -..3] E i 1 1 J L —.-.Z] E i r~ 1 ?. 1 ■.... 1] B I j- L r L L ml 口 i 1 1 Ktf-1 3T ID O li 1^0 ClJK B I 」 i 1 : i i i 1 1 _i_i r bi BST B Rial G 1 I B 1 〈 u 時3 ” 1 ]1 E 1^>4 -..-0]| B III I 1 ■ ■ 1 ■ 衬1占 H Li cht e Door 仙□ idcXoooilooo j^xtnnooj(oiiuiioXnuuh ;: Kaoo uooo 来oo m i oo Xo 111111 o Xi i n 1111 >; a e -...T] B i i H 1 I ■ 1 ■ i ?Lfi 7 -..? 6 J B i r 1 -...5]l B i 1 L L e 9 -..-4]| B i 1 h 1 a i 1 I II [1 ■ ll ■ il ■ 11 i ■ ii i a i a i ■ i 3 10 -3] B ii r I il i 1 i 1 1 a ii =….2 ]1 B 1 1 O 12 -...l .]| B ii I lilt ■ ■ ■ 1 ■ 1 i ii a J —1 13 L…D] B I —J 1 ■ ■ 1 1 I 1 ■ 1 1 ■ I ■ __1 L 3.系统的 VHDL 编译语言 LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_ARITH.ALL; USE IEEE.std_logic_UNSIGNED.ALL; ENTITY CaiDeng IS port (CLK:IN std_logic; RST:in std_logic; SelMode:in std_logic_vector(2 downto 0);-- 彩灯花样控制 Light:out std_logic_vector(7 downto 0)); END CaiDeng; ARCHITECTURE control OF CaiDeng IS SIGNAL clk1ms:std_logic:=0; SIGNAL cnt1:std_logic_vector(3 downto 0):=0000; SIGNAL cnt2:std_logic_vector(1 downto 0):=00; SI

文档评论(0)

cooldemon0601 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档