数电仿真modelsim设计实验报告 verilog hdl语言.docVIP

《Verilog HDL程序设计与仿真实验报告》 实验名称： Verilog HDL程序设计与仿真实验 实验设计要求以及内容： 利用Verilog HDL语言和描述下列芯片的功能，编写激励测试程序并在Modelsim软件中仿真运行、记录相关波形。芯片包括：CD4532、74X138、74HC4511、74HC151、74HC85、74HC283、74HC194、74LVC161。 实验软件： Modelsim软件。 芯片功能与真值表： CD4532：8位优先编码器： 输入 输出 EI Y2 Y 0 x x x x x x x x 1 0 0 0 0 0 0 0 0 1 1 x x x x x x x 1 0 1 x x x x x x 1 0 0 1 x x x x x 1 0 0 0 1 x x x x 1 0 0 0 0 1 x x x 1 0 0 0 0 0 1 x x 1 0 0 0 0 0 0 1 x 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0