一种nandflash自启动的新方法.docxVIP

1引言 随着消费类电子产品包括 PDA MP3智能手机等手持设备的市场需求逐步扩大，产 品间的竞争也愈发激烈， 降低产品的设计成本， 提升产品的市场竞争力成为嵌入式系 统开发者所面临的重大挑战。 NANDFLASH和NORFLAS作为两种主要的非易失性存储 器，被应用于各种嵌入式系统。其中 NANDFLASH主要优点在于存储密度高、容量大， 有更占优势的存储性价比。 但是NANDFLAS由于其独特的页式读写方式， 并不适合程 序的直接执行。因此，从 NAND FLASHB动需要片上存储器作为代码执行的中转区。 本文所讨论的一种系统启动方式， 是在缺少片上存储器支持的情况下， 实现系统直接 从NAND FLASHB动。论文中充分考虑了如何实现软、硬件之间的协同工作，以完成 SOC系统的设计。 2 NAND FLASH控制器的结构 本文所讨论的NANEFLASH控制器是针对一款基于 ARM7TDM的SoC芯片，该控制器在 芯片中的位置如图1所示，作为AMBA总线上的一个从设备集成于 AHB上。主要模块 包括总线接口模块、FIFO缓冲模块、ECC编码模块以及逻辑控制模块。 AKMCQR11(JMACOMA1FtJMACAMBAJ： -i.MW AKMCQR11 (JMAC OMA 1 F tJMAC AMBAJ： -i .MW ret加畑 輕坞16 M \NiJ| M ft I ：ANDFLASHMl MOR V 图I NAND FLAST1 K 其泵纯架觸 :ffe器DMA廉刁、 厂#沖打丸人1*岸、/「叨＞礦*对\ 厂A用丽A轉卅科［側細朋 丿T\ja助 制右骂丿f［：忙逊齐丿~严￡斜卑 高濯丿1 v ■— 」 Ia粗找配3卡r - C rvMhAh、 厂聆図云人厂、厂祀*厂ft1 wh%hn 涯』电p #丿*r^柠捡邸?总吓安事弓打茅尸~\^4电；輕『斗 阳Z NANH FI-ASH工作的秋件配JtiC用出 总线接口模块主要的功能是转换 AMBA总线上的控制和数据信号：将总线上的数据送 入FIFO或将数据从FIFO读出到总线上，将总线上的控制信号转换时序后送到控制模 块。 NAND控制器包含一个宽度为 32 b,深度为4的缓冲FIFO,用于解决高速总线与低速 设备之间数据传输速度的匹配问题。 为提高总线的传输效率，以及控制器设计的便利 性，NAND FLAS!在总线上的数据传输采用 DMA的方式来完成。譬如在读取 FLASH一 页数据时，数据持续写入控制器 FIFO, FIFO满时发出DMA专输的请求，同时暂停FLASH 的数据读取，控制信号 nRE拉高，直至DMA向应请求即FIFO不满时，FLASH的数据 传输重新开始。当选择应用的 FLASH位宽为8，页大小为(512+16)B时，控制器需要 发出(32+1)次4拍字宽度的DMA专输请求来完成数据和校验信息的读取。 控制模块的上作主要是将总线接口转换的控制信号， 按照NANDTASH的接口协议.将 片选、地址、命令、读写使能按照所配置的时序要求，发送到 NAND FLASH中，并且 控制数据的传输个数，以及DMA青求、数据传输完成中断、数据错误中断等系统信号。 NAND FLASHY靠性相对较差，存储器芯片中有坏块的存在，会导致存储数据出错。 ECC校验模块针对 NAND FLASH的可靠性问题，提供了一种查错、纠错的机制。 ECC 校验码在数据读人时，由硬件计算完成后写入到 FLASH的校验位中，当此页数据读出 时，校验码再次生成与存储器校验位中的数据进行比较， 若相同则没有损坏位， 若不 同，则给出出错中断，软件通过检查比较结果，判断出错位的位置进行纠错处理。纠 错功能仅针对单bit位的出错，当一个以上位同时在一页中出现时， ECC校验不能给 出出错位正确的位置。 3 NAND FLASHX作的软件流程 按照上节对控制器结构以及传输机理的分析， NANDFLAS的使用需要在FLASH控制器 模块以及DMA控制器模块的协同下完成，工作的软件流程如图 2所示。 软件驱动的主要工作是配置 DMA模块以及FLASH控制模块，当传输完成，检测到中断 后，软件查询状态寄存器，其中的状态位来自 FLASH当一次操作完成后，控制器自 动向FLASH发出查询状态的命令 0x70,读出的状态字保存在控制器的状态寄存器中。 4 NAND FLASH系统启动的传统模式 目前支持从NAND FLAS!启动的SoC芯片中，一般都内嵌有片内存储器。各个处理器 厂商对这块片上存储器定义的容量大小有所不同，但是启动模式都是比较一致的。 NAND FLASHY页顺序读取的方式，意味着对当前的存储地址访问后就无法马上再次 访问，需在当前页访问完成后， 重新对此页访问时，才可对先前的地址