半导体存储器 数字电子技术教学PPT课件.ppt

图6. 6六管NMOS静杰存储单元 返回 图6. 7双极刑晶体管存储单元 返回 图6. 8四管动杰MOS存储单元 返回 图6.9 1Kx1位RAM扩展成1 K x8位RAM 返回 图6. 10 1 K x8位RAM扩展成8K x8位RAM 返回 图6. 11静杰RAM 6116脚排列图 返回 表6.1 静杰RAM6116工作方式与稗制信号之间的关系 返回 图6. 12 ROM的内部结构示意图 返回 图6. 13二极管ROM申路 返回 图6.14与门阵列和或门阵列输出 返回 表6. 2 ROM输出信号真信表 返回 * 第6章 半导体存储器 6. 1随机存取存储器(RAM ) 6 .2只读存储器(ROM ) 返回 6. 1随机存取存储器(RAM ) 6. 1. 1 RAM的基本结构 RA M的基本结构如图6. 1所示，由存储矩阵、地址译码器、读写控制器、输入/输出控制、片选控制等几部分组成。 1.存储矩阵 RA M的核心部分是一个寄存器矩阵，用来存储信息，称为存储矩阵。 图6. 2所示是1024 x 1位的存储矩阵和地址译码器。属多字1位结构，1024个字排列成32x 32的矩阵，中间的每一个小方块代表一个存储单元。为了存取方便，给它们编上号，32行编号为Xn, Xi,…、X}, , 32列编号为Yn , 1i ,…、玖l。这样每一个存储单元都有了一个固定的编号，称为地址。 下一页 返回 6. 1随机存取存储器(RAM ) 2.地址译码器 地址译码器的作用，是将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 存储器中的地址译码器常用双译码结构。图6. 2中，行地址译码器用5输入犯输出的译码器，地址线(译码器的输入为 ，输出为X0, X1,…、X31，;列地址译码器也用5输入32输出的译码器，地址线(译码器的输入)为 ，输出为 ，这样共有10条地址线。 上一页 下一页 返回 6. 1随机存取存储器(RAM ) 3.读/写控制 访问RA M时，对被选中的寄存器，究竟是读还是写，通过读/写控制线进行控制。如果是读，则被选中单元存储的数据经数据线、输入/输出线传送给CPU;如果是写，则CPU将数据经过输入/输出线、数据线存入被选中单元。 一般RAM的读/写控制线高电平为读，低电平为写;也有的RAM读/写控制线是分开的，一根为读，另一根为写。 上一页 下一页 返回 6. 1随机存取存储器(RAM ) 4.输入/输出控制 RAM通过输入/输出端与计算机的中央处理单元(CPU)交换数据，读出时它是输出端，写入时它是输入端，即一线二用，由读/写控制线控制。输入/输出端数据线的条数，与一个地址中所对应的寄存器位数相同，例如在1024 x 1位的RAM中，每个地址中只有1个存储单元(1位寄存器)，因此只有1条输入/输出线;而在256 x 4位的RAM中，每个地址中有4个存储单元(4位寄存器)，所以有4条输入/输出线。也有的RAM输入线和输出线是分开的。RAM的输出端一般都具有集电极开路或三态输出结构。 上一页 下一页 返回 6. 1随机存取存储器(RAM ) 5.片选控制 由于受RAM的集成度限制，一台计算机的存储器系统往往是由许多片RAM组合而成。CPU访问存储器时，一次只能访问RAM中的某一片(或几片)，即存储器中只有一片(或几片)RAM中的一个地址接受CPU访问，与其交换信息，而其他片RAM与CPU不发生联系，片选就是用来实现这种控制的。通常一片RAM有一根或几根片选线，当某一片的片选线接入有效电平时，该片被选中，地址译码器的输出信号控制该片某个地址的寄存器与CPU接通;当片选线接入无效电平时，则该片与CPU之间处于断开状态。 6. RAM的输入/输出控制电路 图6. 3所示为一个简单的输入/输出控制电路。 上一页 下一页 返回 6. 1随机存取存储器(RAM ) 当选片信号CS=1时，G5 , G1输出为0，三态门G1 , G2 , G3均处于高阻状态，输入/输出(I/ 0)端与存储器内部完全隔离，存储器禁止读/写操作，即不工作。 当C5 =0时，芯片被选通: 当R/ W = 1时，G0输出高电平，G3被打开，于是被选中的单元所存储的数据出现在I/ 0端，存储器执行读操作; 当R/W =0时，G1输出高电平，G1, G2被打开，此时加在I/0端的数据以互补的形式出现在内部数据线上，并被存入到所选中的存储单元，存储器执行写操作。 7. RAM的工作时序 为保证存储器准确无误地工作，加到存储器上的地址、数据和控制信号必须遵