深入了解上拉电阻和下拉电阻.docxVIP

在电路中起限制电流的作用。上拉电阻和下拉电阻是经常提到也是经 常用到的电阻。在每个系统的设计中都用到了大量的上拉电阻和下拉电阻。 VCC △ U1 R310KR2IlCkR1WkR1,yR24R3旱上拉电阻电SW1*i?7 R3 10K R2 IlCk R1 Wk R1,yR24R3旱上拉电阻 电SW1* i ? 7 12 卫 55 Vn^Hia 18 1? PI.OZT? Pl Fl卯 P1如 Pl 4/SI PI-STD PI咖 PI 7巾 20 2T 3 .?2 DIPSW 3 23 辽HZ P2M P2m P2 2/C. P2g P2g 甩駅 Pl网 在上拉电阻和下拉电阻的电路中，经常有的疑问是：上拉电阻为何能 上拉？下拉电阻为何能下拉？下拉电阻旁边为何经常会串一个电阻？ 亍T *t已巴4^3沏:.! ?■! FFO——汁心阿■耳 爲;心笛-［叭邸? J ° *1斫*耳 2?4 E1下FC 亍T *t已巴4^3沏 :.! ?■! FFO ——汁心阿■耳 爲;心笛 -［叭邸? J ° *1斫*耳 2?4 E1下FC ft*.4TBi：- ?_tTl mii P*-lrB3 畋mu PO他 *4_TKL 員 DI l- JT ?； 旳冲心戶X -=^M 呛（Ek料C：3 进」*2 二C3TFA￡3 吒 4iCA1UAj 节4究 兰T 叱fiQCTJCAXM _1 毗■!*已* Fgin啤心a P?耳和口刑 Hjvce I黛暑2強耳込 F WvC耳■￡sX鼻『S 民 wCtfC 平 rSWhCJtJ *1 ::E BQST UC?Cla :》f *3 tx 刚 wgQ 茁，彳 r 12 tX lOiM 4￡?3￡^ IJ T 旳如CJOC^t yCtCSTt 哼 wQflramsiuc 12 H - ■ tiH r 卄再宀丹d评*5 -■■■ f ■（了i2uronLF；AiQMi 旺3J ^*M A, *C 7 A： aviS WS pi Mg RP1 简单概括为：电源到器件引脚上的电阻叫上拉电阻，作用是平时使该 引脚为高电平，地到器件引脚上的电阻叫下拉电阻，作用是平时使该引脚 为低电平。低电平在IC内部与GND相连接；高电平在IC内部与超大电阻 相连接。 上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限 流作用，下拉同理。对于非集电极（或漏极）开路输出型电路（如普通门 电路，其提升电流和电压的能力是有限的，上拉和下拉电阻的主要功能是 为集电极开路输出型电路提供输出电流通道。上拉是对器件注入电流，下 拉是输出电流；强弱只是上拉或下拉电阻的阻值不同，没有什么严格区分。 当IC的I/O端口，节点为高电平时，节点处和 GND之间的阻抗很大, 可以理解为无穷大，这个时候通过上拉电阻（如 4.7K欧，10K欧电阻）接 到VCC上，上拉电阻的分压几乎可以忽略不计；当 I/O端口节点需要为低 电平时，直接接 GND就可以了，这个时候 VCC与 GND是通过刚才的上拉电 阻（如4.7K欧，10K欧电阻）连接的，通过的电流很小，可以忽略不计。 非OCtOD） 非OCtOD）电略 OCQD）电路 电平值的大小、高低是相对于地电平来说的，因此在看电平值的大小 时要参考地的电平值来看。看看那些引脚是否接到地上，与自己是否连接 外围器件没有关系，因为其实高电平还是低电平是相对于地平面来说的。 在节点与+5V之间接10K欧或4.7K欧的上拉电阻，能够把这个节点的 电位拉上来，往往这个节点要求应用单片机或其它控制器来控制它（及这 个节点与I/O连接）为高电平或低电平。如果单纯的想要使这个节点成为 高电平，并且输出阻抗非常大，则直接接电源也无妨，但是如果单片机要 使这个节点拉低，即单片机内部使节点接地，这样 5V电源和地之间就短 路了。 另外，当要求这个节点为高电平时，这个节点和地之间的阻抗一般非 常大，如100K欧的阻抗，当上拉一个 10K欧的电阻，这个点分得的电压 为100K欧/( 100K+10K)*5V=4.5V，这样也可以拉到高电平。而当要求这 个节点为低电平时，只要把它和地连接就可以了，电源和地之间有一个 10K偶的电阻，这样就不会短路了。当低电平时，电源和地之间有一个负 载形成的回路，有时候这个节点会再串接一个电阻，因为电流流向阻抗低 的地方，所以电流会通过与电源相连的电阻流向地，而不是流向这个与节 点相连的电阻，因为这个节点连接的电阻阻抗高，所以低电平时这个点的 电势就是低电平。 3.3V ~T 输出上拉电阻 输出 输入 MCU —1 1 可以这么认为，对于IC的I/O端口来说，IC内部通过控制高低电平相当于控制这个 O/O 口与其内部的 GND或非常大的电阻相连，女口 100K 欧, 口为高电平时，女口