xilinx3种使用inout管脚的方法.docxVIP

XILINX 3种使用INOUTFPGA管脚的方法 在XILINX FPGA上试验了 3种使用INOUT管脚的方法，现将代码及综合, t ￡■ ese t ￡■ ese nodule top ( ；input clij i input 弓 =inpiit diiij \ output [o；ol dontj i iiiotit [0:0] dm-sutj. input % input 〔0:0] din2r S output [0：0] do M2, inoiit [0 OJ iin.out2, :input i3, input [0:0] iiri3r outpnt [0:01 [0 01 dinout3 1 ns/ lzis 方法 re^ [G；Q]融说’ reg [(?： 0] ass i gTL dinaut — (I di n reg 4J t 3 ; al* (posfdge dk) DBg：lTl din_rs g =liiv： iout= dinoul. 从图.1可以看出方法一综合出来的电路，din经过1个IBUF和1个register 后连接IOBUF的I管脚，Z经过IBUF之后直接连接IOBUF的T管脚 和register 的CE端口，IOBUF的O端经过register后连接OBUF然后连接dout，IOBUF的 IO 口直接接din out管脚的PAD i |fl i li°、h Ik IIV livi ■M! I mj UmI ■O 图.1 从图.2中可以看出dinout的管脚实际上就包含了 IOBUF和pad 帥 It: AU j TflW： HM3B 啊科 IDS jiw IOBJffi*25￡ Tiln MfllD_kWF270 tl皿?Wi 图.2 方法二: I； inout_pad inontjadl ( .1 P .OE ■卫 a biX ad 任，工E」 0J 0!, P): iiijmt If： i npu七 0; intuit OE： output H; i nwt F; *ii-e P = CE ? 0 : f H： vire I = IE i T; sudjn Q AuL e IMF LUI 图.3 T祥:HPiae |IOB) 畑.5 TOjtO￥2^ Pie nama: DO_L2WJ_T3?_M3_AD1N_41 g bwfc VO hnk^J TW nWOJJi网曲 □ack fjgkwu MM VREF PAD OSCjEIM 0SC3 ?H.r OSC2 0SC1 OSCO 图.4 方法三： IOBUf 10 Biff ( j .1 (dm3). .0 | .1 (i3)f .10 Idinoti⑶); rXD:?: 图.5 图.6 从上面的3种方法的综合结果来看第三种方法最简捷 二 XILINX FPGA中基本元器件结构 IBUF Signals used as inputs must use □n input buffer IBUF). The generic IBUF primitive is shown in Figure 1 18, FigureInput Buff?r Primitive pBUF) 图.7和图.8分别是IBUF的示意图和详细结构，可以看出与 ug571上有区别的 rlin3 TBLlf\01 insi IBUF 图.7 din3 lBUF[O) irist t；/c OSC_E^J 1 PAU IMRKF_ [XST IUFC1RL」N￡T T ti/匸 VREF 1NBDF n/c I IBDH)ISABLE 0 0 n\ (MC3;0^ n/c TNTERVIH SAW n/c T TBUFCTRL 丿 IBUF 图.8 IOBUF The FC)OUr primitive is needed whpn bidirectional sign^k rpquirp both iriput bniffR ^nd a 3-state output buffer with an active*High 3*5tate T pin. Figure 1-30 shows a generic IOBUF. A logic-High an the T pin di sables the output buffer. When the output bufter is 3-stated (T = High) the input buffer jnd any on die receiver twmination (uncalibrated or DC1) are ON. When the output buffer is not 3 stated (T