原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
3.9 用VerilogHDL描述CMOS门电路
3.9.1 CMOS 门电路的Verilog建模
用VerilogHDL对MOS管构成的电路建模，称为开关级建模，
是最底层的描述。
用关键词nmos、pmos定义NMOS 、PMOS管模型。rnmos、
rpmos定义输入与输出端存在电阻的NMOS 、PMOS管模型。
关键词supply1、supply0分别定义了电源线和地线。
module NAND2 (L,A,B);
1、设计举例 //IEEE 1364—1995 Syntax
试用Verilog语言的开关级 input A,B; //输入端口声明
output L; //输出端口声明
建模描述CMOS与非门。 supply1 Vdd; 说明
supply0 GND; 部分
W V wire W1; //将两个NMOS管
DD
之间的连接点定义为W1
TP2 TP1 pmos (L,Vdd,A); //PMOS
L 管的源极与Vdd相连
pmos (L,Vdd,B); //两个
A TN1 电路 PMOS管并行连接
W1 TN2 描述 nmos (L,W1, A); //两
B NMOS管串行连接
nmos (W1,GND, B);
//NMOS管的源极与地相连
endmodule
3.9.2 CMOS传输门电路的Verilog建模
module mymux2to1 (A, B, L);
用关键词cmos定义传输门模型。
//IEEE 1364—1995 Syntax
cmos C1(输出信号, 输入信号, TN管控制信号, TP管控制信号);
input A, B; //输入端口声明
output L; //输出端口声明
例：用Verilog语言的开关级 wire Anot, Bnot; //声明模块
建模描述下列异或门。 内部的连接线
inverter V1(Anot, A); //调用
底层模块inverter，见下一页
A TG1 inverter V2(Bnot, B);
B L cmos
文档评论（0）