数字电路常用芯片应用设计复习课程.pdfVIP

74ls138 摘要： 74LS138 为 3 －8 线译码器，共有 54/74S138 和 54/74LS138 两种线路结构型式， 其中 LS 是指采用低功耗肖特基电路 . 引脚图： 工作原理 ： 当一个选通端（ G1）为高电平，另两个选通端（ /(G2A) 和/(G2B) ）为低电平时，可将地 址端 （A 、B 、C ）的二进制编码在一个对应的输出端以低电平译出。 利用 G1 、/(G2A) 和/(G2B) 可级联扩展成 24 线译码器； 若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端 中的一个作为数据输入端时， 74LS138 还可作数据分配器。 内部电路结构： 功能表真值表： 简单应用： 74ls139： 74LS139 功能 : 54/74LS139 为 2 线－ 4 线译码器 , 也可作数据分配器。其主要电特性的典型值如下： 型号 54LS139/74LS139 传递延迟时间 22ns 功耗 34mW 当选通端（ G1）为高电平，可将地址端（ A、B）的二进制编码在一个对应的输出端以低 电平译出。若将选通端（ G1）作为数据输入端时， 139 还可作数据分配器。 74ls139 引脚图： 引出端符号： A 、 B：译码地址输入端 G1、G2 ：选通端（低电平有效） Y0 ～ Y3 ：译码输出端（低电平有效 74LS139 内部逻辑图 : 74LS139 真值表： 74ls164: 164 为 8 位移位寄存器 , 其主要电特性的典型值如下： 54/74164 185mW 54/74LS164 80mW 当清除端（ CLEAR ）为低电平时，输出端（ QA －QH ）均为低电平。 串行数据输入 端 （A ，B）可控制数据。 当 A 、B 任意一个为 低电平，则禁止新数据输入， 在时钟端 （CLOCK ） 脉冲上升沿作用下 Q0 为低电平。当 A 、 B 有一个为高电平，则另一个就允许输入数据， 并在 CLOCK 上升沿作用下决定 Q0 的状态。 引脚功能： CLOCK ：时钟输入端 CLEAR ： 同步清除输入端（低电平有效） A ， B ：串行数据输入 端 QA －QH ： 输出端 ( 图 1 74LS164 封装图 ) ( 图 2 74LS164 内部逻辑图 ) 极限值 电源电压 7V 输入电压 ……… 5.5V 工作环境温度 54164 ………… -55 ～ 125℃ 74164 ………… -0～70℃ 储存温度 …… -65 ℃～ 150℃ ( 图 3 真值表 ) H－高电平 L －低电平 X －任意电平 ↑－低到高电平跳变 QA0,QB0,QH0 －规定的稳态条件建立前的电平 QAn,QGn －时钟最近的↑前的电平 ( 图 4 时序图 ) 应用实例： 如图所示的电原理图，利用 74LS164 串行输入并行输出芯片作一个简单的电子钟，要 求四个数码管显示时钟；其中 LED1 显示小时的十位， LED2 显示小时的个位， LED3 显示 分钟的十位， LED4 显示分钟的个位 。 解：采用单片机的串行口输出字形码，用 74LS164 和 74LS139 作为扩展芯片