DC基本知识问答.docx

什么是DC? DC(Design Compiler) 是 Synopsys 公司的 logical synthesis 工具，它根据 design description 和design constraints 自动综合出一个优化了的门级电路。它可以接受多种输入格式，如 HDL、 Schematics 、Netlist 等，并能生成多种性能 report，在reducing design time 的同时提高了设计的 性能。 DC 能接受多少种输入格式 ？ 支持.db、.v、.vhd、.edif、.vgh、.lib等，.db —般是厂商的单 元库；.v是veilog的后缀；.vhd是VHDL的后缀；.edif和.vhd是两种形式的netlist 。 DC 提供多少种输出格式 ？ 提供.db、.v、.vhd、edif、.vgh等，并可以输出sdc、sdf等相关 格式文件。 DC 的主要功能或者主要作用是什么 ？ DC是把HDL描述的电路综合为跟工艺相关的门级电路。 并且根据用户的设计要求， 在timing、area、power 上取得最佳的效果。在floorplanning 和placement 和插入时钟树后返回 DC进行时序验证。 1.5如何寻找帮助？ 帮助可以用3种求助方式： 使用SOLD，到文档中寻求答案 在命令行中用 man+ DC 命令(我最喜欢这种) 在命令行中用info+ DC 命令 如何找到SOLD 文档？ SOLD文档可以在teminal中输入sold执行。 $ sold 或者用命令 which dc_shell 找到dc的安装目录。找到 online 目录。 1.7如何配置DC? 综合设置提供必要的参数给 DC ,使工具能够知道进行综合时所需要的必要的信 息，如：工艺库，目标库，标志库等等。要 在.synopsys_dc.setup 上设置好这些参数。 而.synopsys_dc.setup 要在三个目录下有说明，一个是 synopsys 的安装 目录，一个是用户文件夹, 最后一个是工程目录。由后一个设置覆盖前一个文件。 具体参数包括:1.8 target_library艺库。search_path, target_library, link_library, symbol」ibrary是指什么？target_library 是在synthesis 的map阶段时需要的实际的工1.9 link_library示内存中的所有库。如何指定？链接时需要的库，通常与 具体参数包括: 1.8 target_library 艺库。 search_path, target_library, link_library, symbol」ibrary 是指什么？ target_library 是在 synthesis 的map阶段时需要的实际的工 1.9 link_library 示内存中的所有库。 如何指定？ 链接时需要的库，通常与 library相同，设置时，需要加“ * ，表 search_path DA 和 DC 的设置？ 该参数指定库的存储位置 有什么区别？ DA 是 Design Analyzer 是图形化的，可以看逻辑电路图，当然需要你的库有 symbol库. 1.12 为什么要使用 DA而不用shell接口 ？ 这个问题似乎很幼稚，shell 大部分人已经习惯使用 windows 这种友好的图形化界面，恰好 DA是图形化的， 的简称，它调用 DC来进行综合, 但是它 接口当然可以用, 非常适合初学者! 但我们 不过 本人强烈建议使用 shell接口的。synopsys 的synthesis 包括dc_shell (这是synopsys 自带的)和 dc_shell -tcl_mode ( script 命令遵循 tcl 语法格式)。 的简称，基本包括了 synopsys 公1.13 SOLD 是什么？ SOLD 是 Synopsys OnLine Document 的简称，基本包括了 synopsys 公 translation 这一步是用什么 DC命令来实现的？ 我们知道，DC综合过程包括3个步骤： translation + logic optimization + mapping transition 对应命令为 read_verilog(read_vhdl 等) logic optimization 和 mapping 对应于 compile 逻辑优化和映射(logic optimization + mapping )又是用什么 DC命令来实现的？ logic optimization 和 mapping 均在compile 命令完成，但是可以指定使用特殊的优化方法： structural 和fla