精品课程-IC原理-第4章-晶体管-晶体管逻辑电路.pptVIP

2021/3/23 * 如图18.21（p.356）所示的最小面积晶体管,隔离框内管芯面积为6064μm2,如果槽宽为10μm,则每个最小晶体管所需隔离槽面积为3800μm2,每条隔离槽为两相邻隔离岛共用,所以每个最小面积晶体管所需的隔离槽面积为1900 μm2 ,大约为内管芯面积的1/3～l/4。 2021/3/23 * 351页,18.2.2节5. 双极型IC中元件的图形设计 按标准pn结隔离工艺制作的纵向npn管的纵向结构和杂质分布如图A所示。图中作为集电区的外延层掺杂浓度由晶体管的VCB0和VCE0所决定,外延层电阻率是决定晶体管集电结势垒电容Cc、硼扩电阻分布电容和隔离衬底结寄生电容Ccs的重要因素,对电路速度影响较大的Ccs部分地由衬底电阻率决定。埋层的薄层电阻和埋层扩散深度直接影响到集电极串联电阻rcs。由发射区扩散和基区扩散决定了电流放大系数和特征频率。 2021/3/23 * 图A 2021/3/23 * 集成npn管的设计 1) IC对晶体管的要求 如同分立晶体管一样,集成晶体管必须具有一定的耐压,有良好的频率特性,具有较低的噪声系数,能承受一定的电流容量,具有低的rCS和VCES,这些参数的设计考虑与分立晶体管有一定的类似。但由于集成晶体管的集电极必须从上面引出,这就使rCS显著增大。同时集成晶体管的集电极被pn结包围,又存在着寄生电容和寄生pnp效应,所以在分析集成晶体管特性时,必须考虑这些特性。 （1）击穿电压 V(BR) V(BR)EBO≈6~9V,V(BR)CBO, V(BR)CEO V(BR)CSO V(BR)CBO,V(BR)CEO 2021/3/23 * （2）频率特性 2021/3/23 * (3) 最大工作电流IEmax或ICmax 当IE 达到IEmax(或相应的ICmax 值)时,β就会下降。晶体管在大电流下工作时,基极电流也较大。基极电流在横向基区扩展电阻上产生一个较大的电压降,其结果是:发射结不同部位上的正偏压值不相等。愈靠近中央部位,发射结正偏压越小,甚至可能反向。靠近基极接触的发射结部位,正偏压较大。因此,发射极电流密度在中央部位小,电流基本上集中在发射结边缘。基极电流很大时,发射结的有效面积集中在结的边缘。这种现象叫做发射极电流集边效应,或者叫基区自偏压效应。当晶体管的工作频率与fT,很接近,故基极电流很大,约等于发射极电流,此时电流集边效应最显著,晶体管发射结的有效面积显著减小。 2021/3/23 * 为了尽量减小晶体管的发射结无效面积,提高晶体管的高频性能,在设计高频晶体管时,发射结周长要尽可能大,面积要尽可能小,即两者之比要尽可能大。IEmax(或相应的ICmax 值)只和靠近基极条一边的发射区周长（即“有效发射区周长”）成正比,而与发射区面积无关,即IEmax=α×LE,其中α为发射区单位有效周长的最大工作电流。不同电路取α值是不同的: αnpn逻辑 = 0.16~0.4mA/μm αnpn线性 =0.04~0.16 mA/μm α横向pnp = 0.001~0.008 mA/μm α纵向pnp = 0.005~0.015 mA/μm 2021/3/23 * 2) 集成晶体管的常用图形 集成npn管电极配置 2021/3/23 * 集成npn管的版图设计 单基极晶体管版图 2021/3/23 * 典型的晶体管版图图形 (a)双基极单集电极晶体管版图 2021/3/23 * ? 双基极条图形 是IC中常用的一种图形,允许通过更大的电流,其面积比单基极条稍大,所以特征频率稍低;但基极电阻为单基极条的一半,其最高振荡频率比单基极条的高。 ? ?型和?型集电极图形 增大了集电极面积,其主要特点是集电极串联电阻小,饱和压降低,可通过较大的电流,一般作输出管。 2021/3/23 * 2021/3/23 * 2021/3/23 * 2021/3/23 * 2021/3/23 * 2021/3/23 * ? 双极型功率管的版图图形 采用了梳状发射极和基极结构,增宽了电流通路的截面积,允许通过更大的电流,发射区采用狭长条以减小趋边（集边）效应。 2021/3/23 * 集成二极管、SBD和肖特基晶体管 在IC中,集成二极管的结构除单独的BC结外,通常由晶体管的不同连接方式而构成多种形式,并不增加IC工序,而