基于FPGA的电子钟的设计.docVIP

摘 要 本设计为一个多功能的数字钟，具有时间日期显示功能，以 24 小时循环计 数；具有校时、跑表以及任意时刻闹钟功能。 本设计采用 EDA 技术，以硬件描述语言 VerilogHDL 为系统逻辑描述手段设 计文件，在 Quartus ii 工具软件环境下，采用自顶向下的设计方法，由各个基 本模块共同构建了一个基于 FPGA 的数字钟。 系统主要由主分频模块、控制模块、时间及其设置模块、时间显示动态位选 模块、显示模块、秒表模块、日期显示与设置模块、闹钟模块等 8 个模块组成。 本系统能够完成日期和时间的分别显示，由按键输入进行数字钟的校时、清零、 启停功能。 关键词：数字钟，硬件描述语言，