数字电路与逻辑设计期末模拟题及答案汇总.docxVIP

数字电路与逻辑设计期末模拟题 选择题 1、 ( 36.7 ) io 的 8421BCD码为。() A ( 0110110.101 ) 8421BCD B、(0011110.1110 ) 8421BCD C (0111 ) 8421BCD D、(110110.111 ) 8421BCD 2、 与(6B.2 ) 16相对应的二进制数为() A ( 1101011.001 ) 2 B 、(01 ) 2 C 01 ) 2 D 、(01 ) 2 3、 在BCD码中，属于有权码的编码是() A、余3码 B 、循环码 C 、格雷码 D 、8421码 4、 如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式 F=() 其表示的逻辑关系是()A、 A?B?CB 其表示的逻辑关系是() A、 A?B?C B、 A?B?C C、 A+B+C D、 ABC A、 F=A ? B B、F=A+B C、F= A B D、F= A B 6、 下列器件中，属于组合电路的有() A、计数器和全加器 B 、寄存器和比较器 C 、全加器和比较器 □、计数器和寄存器 7、 异或门F=A二B两输入端 A B中，A=0,则输出端F为() A A二 B B 、B C 、B D 、0 8、 已知4个组合电路的输出 F1?F4的函数式非别为：F1=AB+A C, F2=AB+A CD+BC F3=A B +BC , F4= (A+B ) ? ( A +C ),则不会产生竞争冒险的电路是 () A、电路1 B 、电路2 C 、电路3 D 、电路4 9、 边沿触发JK触发器的特征方程是() A 0 n 1 = J 亦+k于 B、0 n1=J 于+kR C 0 n jJ+k 护 D、昇1Jn+K护 10、 用n个出发器件构成计数器，可得到的最大计数长度为( ) A n B 、2n C 、n2 D、2n 11、(011001010010) 8421bcd所对应的十进制数为() A (652.16 ) 10 B、(1618.13 ) 10 C (652.13 ) 10 D、(1618.06 ) 10 12、 八进制数(321) 8对应的二进制数为() A (011010001 ) 2 B、(110011 ) 2 C 2 D (1101011) 2 13、 与(19) 10相对应的余3BCD码是() A 余 3BCD B、 余 3BCD C ) 余 3BCD D、 余 3BCD 14、 如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系 F=() A ABC B 、A B C C 、A+B+C D、 ABC A B― 1—F R I 图1-3 15、如图1-4所示的波形图表示的逻辑关系是（） A F=A B B、 F=A+B C、F=A B D、F=A + B 16、已知逻辑函数的卡诺图如图 1-5所示能实现这一函数功能的电路是（） C电路输出与以前状态有关 D 、全部由门电路构成 18、 函数F=AC AB B C，当变量取值为（），不会出现冒险现象。 A B=C=1 B、B=C=0 C、A=1，C=0 D、A=B=0 19、 由与非门组成的基本 RS触发器的特性方程是（） A r0n^SR^n B、」 M,Sf W C、’ 8n41 = S0 + R0 甘 j R￡=1 、 j Ro+S°=1 .Ro+S°=1  20、4个触发器构成8421BCD码计数器，共有（）个无效状态。 A 6 B 、8 C 、10 D 、不定 二、填空题 1、（ 67） io所对应的二进制数为 和十六进制数为 2、逻辑函数 F=AB+A B的对偶函数F，= 3、 在数字逻辑电路中，三极管主要工作在 两种稳定状态。 4、 如图2-1所示电路能实现的逻辑关系是 F= 。 5、CMOS专输门组成的电路如图 2-2所示，当C=0时，U0= 当 C=1 当 C=1 时，U0= 6、四选一数据选择器， AB为地址信号，I。=13=1, I 1=C, 12= C，当AB=00时，输出F= ;当AB=10时，输 出 F= 。 7、3线一8线译码器如图2-3所示，他所实现函数 F= A2阳 A A2阳 ASI B C S2S.1 S2S. f 时序逻辑电路一般由 和 两分组成。 9、 半导体存储器，根据用户对存储器进行操作分为 和 两大类。 10、 十进制数（56） 10转换为二进制数为 和十六进制数为 11、 逻辑函数 F=A- （B+C） ? 1的反函数F =