EPM570T100C5N文档中文说明.docxVIP

EPM570T100C5N 引脚对应表 专用引脚 100-pin TQFP 对应的管脚 IO/GLKO 12 I0/GLK1 14 IO/GLK2 62 IO/GLK3 64 IO/DEV_OE 43 IO/DEV_CLR n 44 TDI 23 TMS 22 TCK 24 TDO 25 GNDINT 11,37,65,90 GNDIO 10,32,46,60,79,93 VCCINT 13,39,63,88 VCCIO1 9,31,45 VCCIO2 59,80,94 Total User IO pi ns 76 1. 对于EPM570芯片，所有的VCCINT引脚必须连接3.3V或2.5V , 但是不能同时连接两个。 2. VCCIO 引脚 （VCCI01 或者 VCCI02 ） 可以连接 3.3V,2.5V,1.8V,1.5V EPM570T100C5N 引脚说明 引脚名称 引脚类型 引脚描述 使用和保留的引脚 VCCI0[1..2] 供电 I/O为块1和块2提供电压，每个VCCIO 块支持不同的电压水平。 GNDIO 接地 IO接地引脚 VCCINT 供电 为芯片引脚提供电压 GNDINT 接地 内部接地引脚 管脚配置和JTAG引脚 DEV_CLRn I/O 两用管脚，可以将设备上的所有寄存器清 零。弓1脚驱动为低电平，所有的寄存器被 清除；引脚驱动为高点平时，所有的寄存 器为定义的状态。如果不使用其双重用途 的功能，这个引脚是一个普通的I/O管脚。 （见附图）DEV_CLRn作为普通的I/O管 脚。 DEV_OE I/O 两用管脚，可以覆盖设备上的所有三态。 引脚驱动为低电平时，所有输出引脚为三 态；当引脚驱动为高电平时，所有输出管  脚表现为定义的状态。如果不使用其双重 用途的功能，这个引脚是一个普通的I/O 管脚。（见附图）DEV_OE作为普通的I/O 管脚 TCK 输入 专用的JTAG输入引脚 TDI 输入 专用的JTAG输入引脚 TMS 输入 专用的JTAG输入引脚 TDO 输出 专用的JTAG输出引脚 时钟引脚 GCLK[0..3] I/O两用时钟引脚，连接到全局时钟网络。如 GCLK[0..3] I/O 果不使用双重用途，该引脚是一个普通的 I/O管脚。（见附图）GCLK作为全局时钟 OK OK Cancel Device and Pin Opt i.ons ■ore Fitter Settings Specify the settings for the logic options in your project. A$$ignmerits rrade to an individual node or e^itity in the As^ignrnenl Editoi will override lhe option settings in thfc diclug box. 旦 e$et | 旦 e$et | Re$et All hame: Atrto Global Clock Setting: |0n Description: Allows the Compiler to choose the signal that feeds the most clock a inputs to flipflops a$ a global clock signal that is made available throughout the device on the global routing paths. If you want tc [xiwting option settings: Name: Selling: A Auto Delay Chains On Auto Global Clock On Auto Global Register Control Signals On Auto Packed Registers - MAX II Auto Auto Register Duplication Auto E rabte Bus-Hold Circuitry Off E quivalent RAM and M LAB Paused ... Care Fir?l Placement 0 ptimizations Automatically Fit Attempts： to Skip 0 Fitter Aggressive Routability Optimizat.. Automatically Guarantee I/O Paths Have Zero Hol... On I/O Placement Optimizabons： On 1 min Call Inc-Arhr^n - 1 nnir Hi m