- 100
- 0
- 约1.48千字
- 约 2页
- 2021-06-30 发布于湖北
- 举报
第9章 集成电路版图设计实例
【习题答案】
1.版图设计关于数字地和模拟地的考虑事项是什么?
答:一般的模拟集成电路中,通常既有数字信号又有模拟信号,数字信号和模拟信号之间容易发生干扰。在版图设计过程中,还要考虑地噪声对电路的影响。即在整体版图的设计中,需着重考虑电路噪声问题,按照尽量降低噪声的原则进行电路的整体布局。
首先,在总体版图的布局上,尽量将数字部分远离模拟部分,如果总体电路中模拟部分偏多,则在版图设计中将数字部分放在靠边的位置,而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置,同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离,反之亦然。
其次,采用隔离环设计,对每个单元模块都用一层接地的衬底接触,一层接电源的N阱构成的隔离环来进行隔离。对于整个模拟部分和数字也分别采用相同的隔离环隔离,数字电路的隔离环可以吸收数字电路的衬底噪声,从而可以减少通过衬底串扰到模拟电路的衬底噪声。隔离环包的层数越多,理论上吸收衬底噪声效果越好。但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环,因为在这种情况下数字地的噪声会串扰到模拟地。从而使模拟地受到干扰。
最后,除了数字模块之外的其它单元模块尽量将距离缩短,这样一方面能尽量地减少互连线经过别的区域引入噪声,同时也能降低引线过长引起电压信号的衰减。
2.总结自己的版图设计技巧和经验。
3. 共质心MOS管设计时的注意
您可能关注的文档
- CMOS模拟集成电路设计Chapter 0 Introduction.pdf
- CMOS模拟集成电路设计Chapter 1 OP system and application.pdf
- CMOS模拟集成电路设计Chapter 3 OP performance analysis.pdf
- CMOS模拟集成电路设计CMOS_Review.pdf
- CMOS模拟集成电路设计(艾伦第二版)课后习题详解.pdf
- CMOS模拟集成电路设计第4章_单阶放大器.pdf
- 《集成电路工艺原理(芯片制造)》试题库20.doc
- 集成电路版图设计习题答案第八章MOS场效应晶体管.doc
- 集成电路版图设计习题答案第二章集成电路制造工艺.doc
- 集成电路版图设计习题答案第六章二极管与外围器件.doc
原创力文档

文档评论(0)