计算机组其他控制器-例题.pptxVIP

控制器例题 例1 某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效，为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1时表示允许数据从内部总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD（R1），R0”的功能为（R0）+ （（R1））→（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。 【例1】2009年试题44 【例1】 下表给出了上述指令的取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。 时钟 功能 有效控制信号 C1 MAR←（PC） PCout ,MARin C2 MDR←M（MAR） PC ← （PC）+1 MemR, MDRinE PC+1 C3 IR ← （MDR） MDRout , IRin C4 指令译码 无 【例1】2009年试题44-答案2 时钟 功能 有效控制信号 C1 MAR←（PC） PCout ,MARin C2 MDR←M（MAR） PC ← （PC）+1 MemR, MDRinE PC+1 C3 IR ← （MDR） MDRout , IRin C4 指令译码 无 C5 A←（R0） R0out , Ain C6 MAR←（R1） R1out , MARin C7 MDR←M（MAR） MemR, MDRinE C8 AC←（MDR）+A MDRout , Add, ACin C9 MDR←（AC） ACout , MDRin C10 M（MAR）←（MDR） MDRoutE, MemW 【例2】 下图是一个简化的CPU与主存连接结构示意图(图中省略了所有多路选择器)。其中有一个累加寄存器AC、一个状态寄存器和其他四个寄存器：主存地址寄存器MAR、 主存数据寄存器MDR、程序计数器PC和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表示信息传送方向。要求： (1)请写出图中a、b、c、d四个寄存器的名称。 (2)简述图中指令从主存取到控制器的过程。 (3)说明数据从主存取出、运算、写回主存所经过的数据通路(假定数据地址已在MAR中)。 【例2】 (2)取指令 PC→MAR,M(MAR) →MDR, MDR →IR, PC+1 (3)取数、运算、写回 M(MAR)→MDR, MDR →ALU, 运算结果→AC, AC→MDR, MDR →M (MAR) MDR MAR IR PC 【例3】单总线控制器1 设CPU内部结构如图下所示，此外还设有B、C、D、E、H、L6个寄存器（图中未画出），它们各自的输入和输出端都与内部总线相通，并分别受控制信号控制（如Bin为寄存器B的输入控制；Bout为寄存器B的输出控制），假设ALU的结果直接送入Z寄存器中。要求从取指令开始，写出完成下列指令所需的控制信号。 ADD B，[C] （B）+（（C））→B MOV AC，#data data →AC，data在指令第二字 CU IR PC MAR MDR AC Y ALU Z … 控制信号 CPU 内 部 总 线 时钟 ALUin ZOut A M D +1 ADD B，[C] 时钟 操作 控制信号 M1 PC → MAR ，M（MAR） → MDR，PC+1 PCout ,MARin ,read，+1 M2 MDR →IR MDRout，IRin M3 C →MAR，M（MAR） → MDR Cout , MARin ,read M4 MDR→ Y MDRout，Yin M5 B +Y →Z Bout , ALU（+） M6 Z→B Zout , Bin MOV AC，#data 时钟 操作 控制信号 M1 PC → MAR ,M（MAR） → MDR，PC+1 PCout ,MARin ,read，+1 M2 MDR →IR MDRout，IRin M3 PC → MAR ,M（MAR） → MDR，PC+1 PCout ,MARin ,read，+1 M4 MDR→ AC 无