等精度数字频率计的设计与仿真的.docVIP

PAGE PAGE III 摘 要 本文主要介绍了在MAX+PLUSⅡ的仿真环境下，并基于VHDL程序语言的描述完成等精度数字频率计的设计与仿真，分为分频（fp）、位选(wx)、时钟(sz)、计数(countt)、译码显示(bcd7)共五个模块。在详细介绍了所设计的电路原理及对MAX+PLUSⅡ的软件概述后，开始整个设计过程。首先，实现将8Hz的系统时钟经16分频形成0.5Hz的基准时钟，即提供高电平为1s的计数周期；其次，将被测信号根据实际需求分频（可进行1、10、100、1000分频的选择），完成1Hz、10Hz、100Hz、1000Hz的不同档位选择；接着，在核心模块计数器的功