2021年电子专业面试笔试题库师师兄师姐们留下的.docxVIP

题目篇： Gate Level Circuit Design Implement XOR logic with 1 MUX and 1 INV； Implement A+B+C with NAND gate； Draw the D Flip-Flop structure； Clock Divider by 2/3/4； Using flip-flop and logic-gate ，design a 1-bit adder with carry-in and current-stage，carry-out and next-stage； Please draw schematic of a common SRAM cell with 6 transistors ，point out which nodes can store data and which node is word line control? Verilog Coding 状态机：常用是序列检测，考察状态转换图和代码； 实现异步复位8位寄存器； 实现2/3/4分频电路； 用VERILOG或VHDL写一段代码,实现消除一种glitch； 用Verilog/VHDL写一种fifo控制器(涉及空,满,半满信号；同步or异步)； STA Synthesis Basic Setup Hold time概念，如何消除violation，如何计算最大频率； Removal Recovery time； STA vs. PostSim； False Path ； Multi-Cycles； Clock Gating Cell (ICG) Insertion ； 分析两次DC成果不同因素，Memory某些面积先后相差26%，logic core某些面积先后相差17%。 同步复位和异步复位DFF电路上区别。 给一段代码，画出综合后电路。 DC和STA基本性问题，《专用集成电路设计实用教程》一书都可以覆盖到。 Crossing clock Domain设计办法，很重要知识点。 Verilog Coding style: 完备Case，if 语句，如果不完备，会产生什么后果； 敏感列表完备性，如果不完备，产生后果是什么； 阻塞、非阻塞区别； == 和 === 区别； casex，casez用法； Perl：重要是考察基本用法，当前为止考察到最难题目是使用Hash对学生按照分数、名字字母先后顺序进行排序，小骆驼书里面有类似题目。 Gvim UNIX Skill：每天和服务器打交道，这些都不会有什么问题。 Special Subject SOC/ASIC/FPGA设计FLOW以及使用到工具；（从Spec定义到GDSII文献提交） 对基本概念和名词解释：STA ，ECO，SPEF，CTS，DRC，LVS 等 Flip-Flop vs. Latch； 低功耗设计办法； 如何保证verification覆盖率； ASIC设计移植到FPGA上时，需要注意什么问题； 如何重组逻辑途径，消除竞争冒险； CMOS反相器VTC曲线、CMOS逻辑电路设计； SoC芯片：芯片架构，数据通路，如何保证带宽，片外信号消抖，AHB/AXI总线； Cache映射机制； Post-Sim中不同Corner区别； FPGA下载方式； 芯原笔试 十道图形推理题 SDRAM FLASH 各种存储器概念，以及在SOC中应用 存储器内建自测试概念 建立时间保持时间解释 用verilog写除6 （6分频）？不太理解题目意思 中断向量表解释 skew latency uncertainly 解释，用波形画下 其她已忘 tl_marvell面经 FPGA全局时钟和局部时钟概念？ 分频怎么实现？counter？ FPGA怎么约束？ SPI传数据setup/hold time 怎么拟定？ 有无用脚本跑过FPGA？ RVDS产生机器码里面是什么内容？ 同步复位和异步复位区别，优缺陷？ 如何解决亚稳态？ RVDS验证IP时候每个function写段代码去仿一下，效率不高，怎么提高效率? 新思面试9月11日 Synopsys 上海面试 1 小时面试 + 4轮专业面试 + 午饭时间闲谈 + HR 面试 笔试内容： 1. Verilog 编程 ： 分频 2. Setup time 建立时间分析 3. Isolation cell 4. PAE 5. ECO 6. 编程 乘法口诀表 电话表中找出区号 1234！中有几种0 专业面试： 1. SoC 项目简介 2. 时序上遇到问题以及解决办法，以及congestion 解决方案 3. 英文简介 SoC项目 4. 故乡 专业面试2 1. SoC 项目流程