电子技术实验非软件ise实践初步.pptxVIP

FPGA 实验一;实验目标和内容;第一步：打开ISE FPGA开发界面Project Navigator;Project Navigator界面;第二步：打开或新建一项目;第三步：新建一项目界面;选择芯片、编程语言，目前Baysys2实验板芯片如下图所示；开发语言为Verilog 语言;设计项目的总结;进入到项目设计界面，实现界面;设计一最基本的一个实验;第四步：新建一源文件;选择编程语言和取源文件名;文件名为：Three_person_voter;进入设计模块输入输出定义;设定输入输出变量;源文件设计总结;源文件编辑界面;源文件编辑界面;源文件编辑界面;添加设计代码;下一步：管脚定义;管脚定义;管脚定义;管脚定义;管脚定义;保存引脚定义设置文件;输出管脚定义文件，双击打开;管脚定义文件;管脚定义文件说明;下一步：综合;综合完成;查看RTL电路图;什么是RTL（ Register-Transfer-Leve ）？;查看RTL电路图;3人表决器的RTL电路图;下一步:生成编程文件（*.bit文件）;完成编程文件;下一步：下载至Baysy2板;打开Adept软件;出现下列界面;下载，编程文件（下载至FPGA）;下载，编程文件（下载至PROM）;这时可以用在Basys2中运行了！;;回顾总结设计过程