硅NPN三极管设计与平面工艺研究马慧莉四川大学物理学院2004级.docxVIP

硅NPN三极管的设计与平面工艺研究马慧莉四川大学物理学院2004级 硅NPN三极管的设计与平面工艺研究马慧莉四川大学物理学院2004级 硅NPN三极管的设计与平面工艺研究马慧莉四川大学物理学院2004级 硅 NPN 三极管的设计与平面工艺研究 马慧莉 四川大学物理学院2004 级微电子专业 纲要 ：本文介绍依据所要求的设计目标设计出NPN 三极管的工艺参数和各区参数，用抛光 好的硅片经过氧化、 扩散、 光刻这三个最基本的平面工序，制备出能用晶体管特征测试仪测 试放大特征和击穿特征的硅平面npn 晶体管管芯。 经过对所制备管芯特征的测试剖析，理解 工艺条件对硅NPN平面晶体管的参数的影响 重点词 ：双极晶体管，工艺，放大倍数，击穿电压 一、前言 自从 1948 年晶体管发明以来，半导体器件工艺技术的发展经历了三个主要阶段： 1950 年采纳合金法工艺，第一次生产出了适用化的合金结三极管； 1955 年扩散技术的采纳为制 造高频器件开拓了新门路； 1960 年，硅平面工艺和外延技术的出现，是半导体器件制造技 术的一次重要改革， 它不单使晶体管的功率和频次特征获取明显提升和改良， 也使晶体管的 稳固性和靠谱性有了新的保证。 硅外延平面管，在超高频大功率、 超高频低噪声、 小电流高 增益等方面都有了新的打破，达到了更高的水平。 在上个世纪，半导体器件制造中，硅外延 平面工艺是最广泛采纳的一种。有了硅平面工艺，才令人们早已假想的集成电路得以实现， 为电子设施的细小型化开拓了新的门路。 双极型晶体管是最初（ 1947 年）出现的三端半导体器件，由两个 pn 结构成，是两种极 性的载流子（电子与空穴）都参加导电的半导体器件，往常有 NPN 和 PNP 两种基本构造， 在电路中拥有放大、开关等主要作用，高速性能特别突出。近三十年来，金属 -氧化物 -半导 体都场效应晶体管（ MOSFET ）技太快速发展，双极型晶体管的突出地位遇到了严重挑战， 但它在诸如高速计算机、火箭和卫星、现代通讯和电力系统方面还是重点性器件，在高速、 大功率、化合物异质结器件以及模拟集成电路等领域还有相当宽泛的应用及发展远景。 本实验我们依据所学半导体物理和微电子器件与工艺等知识设计出三极管基区、 发射区 混杂浓度和厚度等有关数据，同时也依据实验室的标准条件， 经过氧化、扩散、光刻这三个 最基本的平面工序在抛光好的硅片制备出能用晶体管特征测试仪测试放大特征和击穿特征的硅平面 npn 晶体管管芯。 二、 NPN硅晶体管的设计 一、设计目标：放大倍数 75, 击穿电压60-80V ； n+E pB nC 图 1晶体管构造 （—）晶体管参数 要求 底 阻率 3-6 ·CM ， 表得所 的 Nc= 1015厘米 －3 。 B 、E 区都 均匀 。 ：NE =1020厘米－3，NB = 1018厘米－3，WE=1.3um. 0 NE ieE dx NE ( wE ) 用浅基区近似 , E D pE n2 n2 ieB ( wB ) Sp 0 wB p p dx 0 DnBn2 ieB 可写 ： 0 NE DnB WE n2 ieB NB DpE WB n2 ieE 此中： DnB nB =340/130=2.6( 由表一 得 )， D pE pE n2 ieE exp[( EgB EgE ) / KT ] （由 二 得） n2 ieB = 代入各数据求得 , β=75,W B =0.86um. 故 的 NPN 型晶体管的各数据 : NB =1018厘米－3， NE=1020 厘米 －3 ， WE=1.3um, Wb =0.86um 。 基区 度的 ： 于高耐 器件，基区 度的最小 由基区的穿 通 决定。在正常工作下，基区不可以穿通。当集 靠近雪崩 穿 ，基区 的耗尽 度 ND 1/ 2 X mB 2 0 S BVCBO NA ? qN A 1 ND N A ????（ 4） 正常工作， Wb 足 WbX mB，代入数据得， Xm B= 0.39 um. 于低 管，基区 度 最大 由 确立。当 射率 1 ， L2nb ，故基区 Wb 2 度最大 可估 ： Lnb2 1/ 2 Wb max ????（ 5） 当 NB=1018厘米－3 表得： Lnb 47 m ，取4 ， 代入数据得：Wb11um 所以有基区 度范 ： 0.39umW b 由前面 算知基区 度W B =0.86um ，在以上所求范 以内，故基区 度切合要求。 （二）晶体管束工 参数 1． 散原理 在半 体晶 中 用 散工 形成 需要两步。第一步称 沉 ， 第二步称 再散布 或推 氧化，两步都是在水平或许垂直的炉管中