第2章PLD硬件特性与编程技术2.pptxVIP

KXEDA技术与VHDL 第2章PLD硬件特性与编程技术 2.1 PLD 概述 PLD：Programmable?Logic Device可编程逻辑器件基本PLD器件的原理结构图 2.1.1 PLD的发展历程 20世纪80年代初 20世纪70年代 20世纪70年代末 GAL器件 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 进入20世纪90年代后 20世纪80年代末 20世纪80年代中期 CPLD器件 内嵌复杂功能模块的SoPC FPGA器件 EPLD器件 2.1.2 PLD的分类 按集成度(PLD)分类 1．熔丝(Fuse)型器件。 2．反熔丝(Anti-fuse)型器件 。 3．EPROM型。（紫外线擦除电可编程逻辑器件 ） 4．EEPROM型 。 5．SRAM型 。 6．Flash型 。 2.1.2 PLD的分类 从编程工艺上划分: 2.2 低密度PLD可编程原理 2.2.1 电路符号表示 常用逻辑门符号与现有国标符号的对照 2.2.1 电路符号表示 PLD的互补缓冲器 PLD的互补输入 PLD中与阵列表示 PLD中或阵列的表示 阵列线连接表示 2.2.2 PROM PROM基本结构 2.2.2 PROM PROM中的地址译码器是完成PROM存储阵列的行的选择，其逻辑函数是： ……...…2.2.2 PROM 2.2.2 PROM PROM的逻辑阵列结构 2.2.2 PROM PROM表达的PLD阵列图 2.2 低密度PLD可编程原理 2.2.2 PROM 用PROM完成半加器逻辑阵列 2.2.3 PLA PLA逻辑阵列示意图 2.2.3 PLA PLA与 PROM的比较 2.2.4 PAL PAL结构 PAL的常用表示 2.2.5 GAL GAL即通用阵列逻辑器件，首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复编程的特点，彻底解决了熔丝型可编程器件的一次可编程问题。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)。 2.3 CPLD的结构与可编程原理 Complex Programmable Logic Device）分为五部分：逻辑阵列块、可编程逻辑宏单元、扩展乘积项、可编程内部连线、可编程I/O1．逻辑阵列块(LAB) 2.3 CPLD的结构与可编程原理 2．宏单元 MAX7000系列的单个宏单元结构 MAX7000系列中的宏单元 逻辑阵列乘积项选择矩阵可编程寄存器 2.3 CPLD的结构与可编程原理2．宏单元 全局时钟信号全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟2.3 CPLD的结构与可编程原理 3．扩展乘积项 图2-20 共享扩展乘积项结构 2.3 CPLD的结构与可编程原理4．可编程连线阵列(PIA) PIA信号布线到LAB的方式 5．I/O控制块 EPM7128S器件的I/O控制块 2.4.2 FPGA器件的结构与原理 　FPGA一般由三种可编程电路和一个用于存放编程数据的静态存储器SRAM组成。这三种可编程电路是：可编程逻辑块(Configurable Logic Block，CLB)、输入/输出模块(I/O Block，IOB)和互连资源(Interconnect Resource，IR)。LAB阵列 2.4 FPGA的结构与工作原理 2.4.1 查找表逻辑结构 FPGA查找表单元 2.4.1 查找表逻辑结构 FPGA查找表单元内部结构 2.4.2 Cyclone系列器件的结构与原理 Cyclone LE结构图 2.4.2 Cyclone系列器件的结构与原理 Cyclone LE普通模式 2.4.2 Cyclone系列器件的结构与原理 Cyclone LE动态算术模式 2.4.2 Cyclone系列器件的结构与原理 Cyclone LAB结构 2.4.2 Cyclone系列器件的结构与原理 LAB阵列 2.4.2 Cyclone系列器件的结构与原理 LAB控制信号生成的逻辑图 2.4.2 Cyclone系列器件的结构与原理 快速进位选择链 2.4 FPGA的结构与工作原理 2.4.2 Cyclone系列器件的结构与原理 LUT链和寄存器链的使用 2.4 FPGA的结构与工作原理 2.4.2 Cyclone系列器件的结构与原理 图2-34 LVDS连接 2.5 硬件测试技术 2.5.1 内部逻辑测试 在ASIC设计中的扫描寄存器，是可测性设计的一种，原理是把A