基于fpga的fsk调制波形产生器仿真及设计说明书.docxVIP

基于FPGA的FS碉制波形产生器仿真及设计 一 实验目的： 熟悉QUARTUS II的使用方法，学习 VHDL编程方法、FPGA硬件资源的使用及控制以及 D/A转换器 件的应用，进一步将数字电路、模拟电路、 EDA技术等课程的理论知识进行综合应用。综合运 用编解码技术、FSK调制解调、DDS正弦载波合成技术及 VHDL编程仿真技术等，完成基于 FPGA 的FSK调制波形发生器的设计和实现。 二实验仪器、设备： GW48-CK EDAf发系统、PC机、20MHz示波器等 三实验内容及要求（具体内容祥见附录）： 1、 设计基于FPGA的FSK调制波形产生器的硬件原理图； （提示：应包含输入按键、 FPGA芯片、D/A、滤波器、LED数码显示等） 2、 EDA工具采用 QUARTUS I； 3、 FPGA芯片：EPD1K30T144-3; 4、 D/A芯片：DA0832（ 8bit） 5、 输出信号波形6、 输出数据内容7、 输出信号幅度 输出信号码率FSK调制信号，其中正弦载波f1=625Hz表示“1;”正弦载波f2=125Hz表示“ 0” 7+学号后三位（共 5、 输出信号波形 6、 输出数据内容 7、 输出信号幅度 输出信号码率 5V, 9V可用按键控制切换； 24 bit/s ; 24 bit/S-96 bit/s 可调（8 bit步进，选作） 9、要求在QUARTUS上完成FS碉制波形产生器设计，包括各模块输出仿真波形和资源利用情 况，最后在实验系统上用示波器测试波形。 FPGA芯片配置说明 本次信号发生器设计采用 VHD晤言设计并通过QUARTUS II软件编译、仿真完成后，需将生 成的配制文件下载到EDA实验箱中测试输出波形。有关配制情况说明如下： 1实验平台：GW4系列EDA/SO实验开发系统 2 FPGA芯片型号：Altera EP1K30TC144-3 3芯片管脚分配： （实验模式设置：5 ） 信号名称（参考） EP1K30TC144-- 信号含义 实验箱中接口 -引脚 CLK 126 时钟 RESET 19 复位 键8 SEL0 8 状态选择0 键1 SEL1 9 状态选择1 键2 SEL2 10 状态选择2 键3 DO0 41 数据输出位0 D/A-D0 DO1 42 数据输出位1 D/A-D1 DO2 65 数据输出位2 D/A-D2 DO3 67 数据输出位3 D/A-D3 DO4 68 数据输出位4 D/A-D4 DO5 69 数据输出位5 D/A-D5 DO6 70 数据输出位6 D/A-D6 DO7 72 数据输出位7 D/A-D7 四实验原理： 简介：系统以FPGA为核心，辅以必要的模拟电路，构成了两路基于DDS技术的正弦信号发生器。 其 主要模块有正弦波生成、幅度控制、D/A转换和后级处理等功能。同时通过VHDL语言编程在FPGA 上实现基带信号的产生、 BCD编码、同步编码，然后送入 FS碉制模块进行调制，调制后一方面 通过QUARTUS软件仿真，验证其正确性，同时送出到FPGA片外进行D/A转换处理，再采用低通 滤波器和功率放大电路来提高波形质量和负载能力 ，最终得到所要求的FSK调制信号。 FPGA调制解调器工业控制CI调制解调器FPGA寸钟时钟时钟 时钟 阳昌扬魁机4■啊产全氏的时中馆其庇册 阳昌扬魁机4■啊产全氏的时中馆其庇册 振荡器 -■ —卜 T_ -■ —卜 T_ 卜~~J 卜 丁十斗” : ■ |IkH 卜 相*； 訂君K吐*舀耐*加R] 甜? t-SK ** *疳桓感 时钟时钟 47 47靠吨，爪输鼻岌肘也 .13 J. FSK 列 X 1』 .13 J. FSK 列 X 1』 If?-卜呂科 J J ; F 在数字通信系统中，数字调制与解调技术占有非常重要的地位。 文中介绍了 FSK调制解调的基本 原理，用VHD语言实现了 2FSK调制解调器的设计，整个系统设计在 MAX+plusll开发平台上进行 编译仿真，最后在 EPM7032LC44-1目标芯片上实现。仿真结果表明此设计方案是可行的，系统 具有较高的实用性和可靠性。 在通信系统中，基带数字信号在远距离传输，特别是在有限带宽的高频信道如无线或 光纤 信道上传输时，必须对数字信号进行载波调制，这在日常生活和工业控制中被广泛采用。数字 信号对载波频率调制称为频移键控即 FSK FSK是用不同频率的载波来传送数字信号，用数字基 带信号控制载波信号的频率，是信息传输中使用较早的一种调制方式。它的主要特点是：抗干 扰能力较强，不受信道参数变化的影响，传输距离远，误码率低等。在中低速数据传输中，特 别是在衰落信道中传输数据时， 有着广泛的应用。但传统的FS碉制解调器采用”集成电路+ 连线 的硬件实现方式进行设计， 集成