原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路与逻辑设计实验报告
实验七 8 位移位寄存器的设计
一、实验目的
熟悉 QuartusⅡ仿真软件的基本操作， 并用 VHDL 语言设计一个 8 位移
位寄存器
二、实验内容
1．用 VHDL语言设计由边沿触发式 D触发器构成的 8 位移位寄存器，
并进行仿真与分析；
三、实验原理
1.(1)8 位移位寄存器逻辑电路的原理：
可以实现串行输出、并行输入，串行输出的功能。是能暂时存放二进
制码的电路，被广泛的应用于各类数字系统和数字计算机中。寄存器的特
点是存数方便。
abcdefgh 为 8 个并行输入端， qa~qh 为并行输出端， srsi 为右移串行输入
端 ,slsi为左移串行输入端 ,s1,s0为模式控制端 ,clrn 为异步清零端 ,clk 为时钟
脉冲输入端
(2)通过实验实现逻辑的原理 ：
输入信号 输出信
号
clk clrn S1 S0 sl sr abcdef Q_abcde
gh fgh
1 1 1 0 0 000011
↑ 11
第 1 页 共 8 页
数字电路与逻辑设计实验报告
↑ 1 1 0 1 0 000011
11
↑ 1 1 0 1 0 000111
11
↑ 1 1 0 0 0 001111
11
↑ 1 1 0 0 0 0111111
0
↑ 1 0 0 0 0 1111110
0
↑ 1 0 1 0 1 1111110
0
↑ 1 0 1 0 1 1111111
文档评论（0）