电子技术第16讲.pptx

第16讲第14章 时序逻辑电路14.1 触发器 R-S触发器 D触发器14.2 寄存器QQQ, Q 输出端 RDSD第14章 时序逻辑电路 14.1 触发器14.1.1 R-S触发器1. 基本的R-S触发器组成：用2个与非门(或或非门)构成RD— RESET直接复位端S D— SET直接置位端QRDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1保持原状? 0 0不确定?QQQRDSDR-S触发器真值表100110RD=0同时SD=1时, Q=0。故RD称为复位端,或称为清0端QRDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1保持原状? 0 0不确定?QQQRDSDR-S触发器真值表011010SD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端QRDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1保持原状? 0 0不确定?QQQRDSDR-S触发器真值表101110? 指R、S从01或10变成11时,输出端状态不变QRDSD 0 1 0 1(复位) 1 0 1 0(置位) 1 1保持原状? 0 0不确定?QQQRDSDR-S触发器真值表110011? 指RD、SD同时从00变成11时, 输出端状态不定11QRDSD011 0 1 0 1(复位) 1 0 1 0(置位) 1 1保持原状? 0 0不确定?011QQQQQ设计电路时此种情况应避免11RDRDSDSD即Q、Q也可能是01,也可能-S触发器真值表00? 指RD、SD同时从00变成11时, 输出端状态不定00(1) 具有两个稳态(Q=0,Q=1或Q=1,Q=0), 称为 双稳态触发器.R-S 触发器特点:(2) 可触发使之翻转 (使RD、SD之一为0时可翻转).(3) 具有记忆功能(RD、SD都为1时，保持原来状态).QQSDRD+5V+5V4.7k?4.7k?KR-S触发器应用举例:单脉冲发生器QQSDRD+5V+5V4.7k?4.7k?KR-S触发器应用举例:单脉冲发生器QQQQtSDRD+5V+5V4.7k?4.7k?KR-S触发器应用举例:单脉冲发生器负脉冲正脉冲QQRDSDRCPSCP: 时钟脉冲(Clock Pulse) 2. 时钟控制电平触发的R-S触发器触发器功能表CP R S Q n+1说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0? ? Qn保持R、S控制端CP R S Q n+1说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn保持时钟控制电平触发的R-S触发器(续)时钟控制 —只有CP=1时,输出端状态才能改变电平触发— 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变用途: D触发器和J-K触发器的内部电路QCP R S Q n+1说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn保持QRDSD1RSCP14.1.2 D触发器1. 时钟控制电平触发的D触发器其他两种情况不会出现D 功能表 CP D Q n+1 1 0 0 1 1 1 0 Q nQQRDSD1CPDD触发器具有数据记忆功能 时钟控制电平触发的D触发器CP=1时, Q n+1=DCP=0时, 保持原状QQQQSDRDRDSD1SDRDCPDCPD 时钟控制电平触发的D触发器符号QQQSDRDQSDRDCPDCPD2.维持阻塞型D触发器符号QQRD 直接清0端(复位端) R=0,S=1时,Q=0SD