DSP-C55x期末考试复习题.pdfVIP

1、DSP技术期末考试课本复习题： 1、 简述数字信号处理器的主要特点； 答：（1）存储器采用哈佛或者改进的哈佛结构； （2）内部采 用了多级流水； （3）具有硬件乘法累加单元； （4 ）可以实现零开 销循环；（5）采用了特殊的寻址方式； （6 ）高效的特殊指令； （7） 具有丰富的片内外设。 2、 请给出数字信号处理器的运算速度指标； 答：常见的运算速度指标有如下几种： （1） 指令周期： 执行一条指令所需的最短时间， 数值等于主频的 倒数；指令周期通常以 ns （纳秒）为单位。例如，运行在 200MHz的 TMS320VC5510的指令周期为 5ns。 （2 ） MIPS：每秒百万条指令数。 （3） MOPS：每秒百万次操作数。 （4 ） MFLOPS：每秒百万次浮点操作数。 （5） BOPS：每秒十亿次操作数。 （6） MAC时间：一次乘法累加操作花费的时间。大部分 DSP芯片 可在一个指令周期内完成 MAC操作； （7） FFT执行时间：完成 N 点 FFT所需的时间。 FFT运算是数字 信号处理中的典型算法而且应用很广， 因此该指标常用于衡 量 DSP芯片的运算能力。 3、 简述 C55x 的存储器配置情况； （课本11~12 页） C55x 采用统一的存储空间和 I/O 空间。 C55x 的内存储空间共有 352KB，外部存储空间共有 16MB。存储区支持的寄存器类型有异步 SRAM、异步 EPROM、同步 DRAM和同步突发 SRAM。C55x 的 I/O 空间与 程序/ 地址空间分开。 I/O 空间的地址为 16 位，能访问 64K字地址， 当 CPU读/ 写 I/O 空间时，在 16 位地址前补 0 来扩展成 24 位地址。 4、 TMS320C55x的寻址空间是多少当 CPU访问程序空间和数据空间时， 使用的地址是多少位； 答： C55x 的寻址空间为 16MB，当 CPU从程序空间读取程序代码 时，使用 24 位地址，当访问数据空间时，使用 23 位的地址。但是在 访问数据空间时，将 23 位地址左移一位，并将地址总线上的最低有 效位（ LSB）置 0 ，使得在对数据空间或程序空间寻址时，地址总线 都传送 24 位地址。 5、 VC5509A的 PGELQFP封装芯片共有多少个引脚其中 GPIO引脚有多 少个并行地址总线引脚有多少个并行双向数据总线引脚有多少个 （此题答案不确定） 芯片共有 144 个引脚； GPIO引脚： 7 个；并行地址总线： 14 个； 并行双向数据： 16 个 6、 C55x 的指令分为两个阶段，第一阶段为 取指 阶段，第二阶段为 执 行 阶段； 7、 C55x 的 CPU包含 4 个 40 位的累加器，辅助寄存器 ARn有 16 位， XARn有 23 位； 8、 XF位是寄存器 ST1_55 中的第 13 位，它是一通用的输出位，能用 软件处理且可输出至 DSP引脚。若要使该引脚输出高电平，可用 指令 BSET XF； 9、 CPL位是寄存器 ST1_55中的第 14 位，指令 BCLR CPL的功能是 对 CPL清零 ； 10、INTM位是寄存器 ST1_55 中的第 11 位，该位能够使