东南大学-数字电路实验-第4章-时序逻辑电路.docx

。 。 - -可编辑修改 - 东南大学电工电子实验中心 实 验 报 告 课程名称： 数字逻辑电路设计实践 第 4 次实验 实验名称： 基本时序逻辑电路 院 （系）： 信息科学与工程学院 专 业： 信息工程姓 名： 学 号： 实 验 室: 实验组别： 同组人员： 无 实验时间： 评定成绩： 审阅教师： 时序逻辑电路 一、 实验目的 掌握时序逻辑电路的一般设计过程； 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 掌握时序逻辑电路的基本调试方法； 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 二、 实验原理 时序逻辑电路的特点（与组合电路的区别） ： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 时序逻辑电路的基本单元——触发器（本实验中只用到 D 触发器） 触发器实现状态机（流水灯中用到） 时序电路中的时钟 同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 时钟产生电路（电容的充放电） ：在内容 3 中的 32768Hz 的方波信号需要自己通过电路产生，就是用到此原理。 常用时序功能块 1) 计数器（ 74161 ） 任意进制的同步计数器：异步清零；同步置零；同步置数；级联 序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 2) 移位寄存器（ 74194 ） 计数器（一定注意能否自启动） 序列发生器（还是要注意分析能否自启动） 三、 实验内容 广告流水灯 实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由 8 个 LED 组成， 工作时始终为 1 暗 7 亮，且这一个暗灯循环右移。 ① 写出设计过程，画出设计的逻辑电路图，按图搭接电路。 ② 将单脉冲加到系统时钟端，静态验证实验电路。 ③ 将 TTL 连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK 、触发器的输出端 Q2 、 Q1 、Q0 和 8 个 LED 上的波形。 b ． 实验数据 ① 设计电路。 问题分析 流水灯的 1 暗 7 亮对应 8 个状态， 故可采用 3 个触发器实现； 而且题目要求输出 8 个信号控制 8 个灯的亮暗，故可以把 3 个触发器的输出加到 3-8 译码器的控制端， 对应的 8 个译码器输出端信号控制 8 个灯的亮暗。 设三个触发器输出端状态为 Q2Q1Q0 ，则状态图如下 状态转换卡诺图： Q Q Q 1 0  00 01 11 10 Qn Qn 0 001 010 100 011 1 101 110 000 111 每个输出端状态转换卡诺图为： QQn 1 n 1 Q Q 2 1 Q Q Q 1 0 00 01 11 10 Qn 2 Q  Q Q Q 1 0 00 01 11 10 Qn 2 Q 00 0 0 0 1 0 1 1 1 0 1 Qn 1 Q 0 1 0 1 0 1 Q Q Q 1 0 00 01 11 10 Qn 2 Q 0 1 0 0 1 1 1 0 0 1 根据卡诺图得到逻辑表达式 : Q n 1 Q n (Q n gQ n ) 2 2 1 0 Q n 1 Q n Q n 1 1 0 Q n 1 Q n 0 0 根据以上分析设计出最终电路图如下： ② 静态验证 ③ 动态验证波形记录： 序列发生器实验要求 用触发器设计一个具有自启动功能的 01011 序列发生器。 写出设计过程，画出设计的逻辑电路图。 An Bn Cn Dn An+1 B n+1 C n+1 D n+1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1 用 Multisim 进行化简处理，得： An+1=Bn Bn+1=Cn Cn+1=Dn Dn+1=An+Dn= （ An+Dn ） 按图搭接电路，将单脉冲加到系统时钟端，静态验证实验电路。 将 TTL 连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲 CLK 、触发器的输出端上的波形。 智力竞赛抢答器 简易数字钟 实验要求：设计一只只有小时和分钟功能的简易数字钟，输入时钟脉冲周期为 1min ， 四位数码管用于显示，高位用于显示小时，低位用于显示分钟。 设计电路图如分下钟：（低、高位） 小时（低、高位） 实验中遇到的困难及解决过程： 实际电路时，不能单纯的只想着设计 60-24 的计数器，这样容易分解成 6*10 和 3*8, 但因要用电子数码管输出，就只能分解为 10*6 （顺序）和 20+3 ，就要用到 7420 ，级联方式不一