锁相环常见问题解答.pdfVIP

锁相环常见问题解答 下载本期常见问题解答 （PDF ，596KB ） ? 参考晶振有哪些要求？我该如何选择参考源？ ? 请详细解释一下控制时序，电平及要求？ ? 控制多片 PLL 芯片时，串行控制线是否可以复用？ ? 请简要介绍一下环路滤波器参数的设置？ ? 环路滤波器采用有源滤波器还是无源滤波器？ ? PLL 对于 VCO 有什么要求？以及如何设计 VCO 输出功率分配器？ ? 如何设置电荷泵的极性？ ? 锁定指示电路如何设计？ ? PLL 对射频输入信号有什么要求？ ? PLL 芯片对电源的要求有哪些？ ? 内部集成了 VCO 的 ADF4360-x ，其 VCO 中心频率如何设定？ ? 锁相环输出的谐波？ ? 锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？ ? 为何我测出的相位噪声性能低于 ADISimPLL 仿真预期值？ ? 锁相环锁定时间取决于哪些因素？如何加速锁定？ ? 为何我的锁相环在做高低温试验的时候，出现频率失锁？ ? 非跳频（单频）应用中，最高的鉴相频率有什么限制？ ? 频繁地开关锁相环芯片的电源会对锁相环有何影响？ ? 您能控制 PLL 芯片了么？， R 分频和 N 分频配置好了么？ ? 您的晶振输出功率有多大？ VCO 的输出功率有多大？ ? 您的 PFD 鉴相极性是正还是负？ ? 您的 VCO 输出频率是在哪一点？最低频率？最高频率？还是中间的某一点？ VCO 的控制电压有多 大？ ? 您的 PLL 环路带宽和相位裕度有多大？ ? 评价 PLL 频率合成器噪声性能的依据是什么？ ? 小数分频的锁相环杂散的分布规律是什么？ ? 到底用小数分频好还是整数分频好？ ? ADI 提供的锁相环仿真工具 ADISimPLL 支持哪些芯片，有什么优点？ ? 分频 –获得高精度时钟参考源？ ? PLL ，VCO 闭环调制，短程无线发射芯片？ ? PLL ，VCO 开环调制？ ? 时钟净化 时钟抖动（ jitter ）更小？ ? 时钟恢复（ Clock Recovery ）？ 问题：参考晶振有哪些要求？我该如何选择参考源？ 答案： 波形：可以使正弦波，也可以为方波。 功率：满足参考输入灵敏度的要求。 稳定性：通常用 TCXO ，稳定性要求 2 ppm 。这里给出几种参考的稳定性指标和相位噪声指标。 名称 频率范围 频率稳定度（ ppm ） 相位噪声 价格 （MHz ） dBc/Hz@10kHz 普通晶体振荡器 SPXO 1~100 +/-10~+/-100 低 压控晶体振荡器 VCXO 1~60 +/-1~+/-50 温度补偿晶体振荡器 TCXO 1-60 +/-0.1~+/-5 压控振荡器 VCO 宽 -110 恒温控制晶体振荡器 OCXO 10~20 0.0005~0.01 -150, -120@10Hz 非常高 频率范围： ADI 提供的 PLL 产品也可以工作在低于最小的参考输入频率下，条件是输入信号的转换速率 要满足给定的要求。 例如， ADF4106 的数据手册要求的最小参考输入信号 REFIN 为 20MHz ，功率最小为 -5dBm ，这相当于转 换速率（ slew rate ）为 22.6V/us ，峰峰值为 360mV 的正弦波。具体计算如下：对正弦波 Vp*sin(2*pi*f*t) 而言，转换速率 Slew Rate=dv/dt|max=2*pi*f*Vp 。那么我们来考察功率为 -5dBm （50 欧姆系统） （Vp=180mV ）的信号，其峰峰值为 360mV ，其转换速率为