4选1数据选择器的VHDL设计.docxVIP

下载本文档

75
0
约小于1千字
约 3页
2021-10-10 发布于河北
举报
版权申诉

4选1数据选择器的VHDL设计.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

如有侵权请联系网站删除，仅供学习交流如有侵权请联系网站删除，仅供学习交流仅供学习交流仅供学习交流 4选1数据选择器的 VHDL设计一、4选1数据选择器的VHDL设计 .实体框图 .程序设计正确的程序 LIBRARY IEEE; USE IEEE. STD_LOGIC」164. ALL; ENTITY MUX41A IS PORT (D3, D2, DI, DO, Al, AO, EN: IN STD_LOGIC; Y:OUT STD.LOGIC); END ENTITY MUX41A; ARCHITECTURE ONE OF MUX41A IS BEGIN Y=D0 WHEN Al=O AND AO=O AND EN=T ELSE DI WHEN Al=O AND AO=1 AND EN=, T ELSE D2 WHEN Al=1 AND AO=O AND EN二T ELSE D3 WHEN Al=1 AND AO=T AND EN二T ELSE Z,; END ARCHITECTURE ONE; .仿真波形图 Simulation lavefora Simulation mode： Timing .仿真波形分析由图可知，当使能E\为。时，无波形输出，当E\=l时，Al A0=00,输出 Y=DO, Al A0=01, Y=D1, Al AO= 10, Y=D2, Al A0=U, Y=D3e 所以改程序设计为数据选择器。