段数码显示译码器设计说明.docxVIP

附表1: 大学学生实验报告 开课学院及实验室：物理与电子工程学院-电子楼317室 2016年4月28日 学院 物电 年级、专 业、班 Jason? P 学号 实验课程名称 EDA技术实验 成绩 实验项目名称 7段数码显示译码器设计 指导 教师 一、实验目的: 学习7段数码显示译码器设计；学习VerilogHDL的多层次设计方法。 二、实验容： L实验原理: 7段数码是纯组 7段数码是纯组 伽“础 制BCD码译码，然而 oooo O111 1 11 Q OO O 1 OOO O1 1O 1 进制的，为了满足16 OO 1 O 1O11O11 2 OO 1 1 1 OO 1113. 3 来实现。 OlOO 2100110 A 亠 “ g O 1 O 1 11O11O1 5 2、实验步骤： 0丄丄0 1 1 1 1 1 01 e O1 11 0000112 ?7 lOOO 2111111 8 1OO1 1101112 9 IO 1O 2110111 A 1 O 1 1 11111OO B 1 1 OO 011 1003. C 110 1 1O 1 1 11O E 11 LO 111XOOl E 1111 111OOOl F 合电路，通常的小规模专用1C,如74或4000系列的器件只能作十进 数字系统中的数据处理和运算都是2进制的，所以输出表达都是16 进制数的译码显示，最方便的方法就是利